LMK61PD0A2
- Ultra-low Noise, High Performance
- Jitter: 90 fs RMS typical fOUT > 100 MHz
- PSRR: –70 dBc, robust supply noise immunity
- Flexible Output Frequency and Format; User
Selectable- Frequencies: 62.5 MHz, 100 MHz, 106.25 MHz,
125 MHz, 156.25 MHz, 212.5 MHz,
312.5 MHz - Formats: LVPECL, LVDS or HCSL
- Frequencies: 62.5 MHz, 100 MHz, 106.25 MHz,
- Total frequency tolerance of ± 50 ppm
- Internal memory stores multiple start-up
configurations, selectable through pin control - 3.3V operating voltage
- Industrial temperature range (–40ºC to +85ºC)
- 7 mm × 5 mm 8-pin package
The LMK61PD0A2 is an ultra-low jitter PLLatinum™ pin selectable oscillator that generates commonly used reference clocks. The device is pre-programmed in factory to support seven unique reference clock frequencies that can be selected by pin-strapping each of FS[1:0] to VDD, GND or NC (no connect). Output format is selected between LVPECL, LVDS, or HCSL by pin-strapping OS to VDD, GND or NC. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3 V ± 5% supply.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | LMK61PD0A2 Ultra-Low Jitter Pin Selectable Oscillator datasheet (Rev. A) | PDF | HTML | 2015/11/3 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
LMK61PDEVM — LMK61PDEVM 超低抖動針腳可選擇振盪器 EVM
LMK61PDEVM 評估模組提供完整的平台，用於評估德州儀器 LMK61PD 超低雜訊接腳可選差動振盪器的 100fs RMS 雜訊性能與可設定性，該振盪器具備 7 種獨特的參考時鐘頻率與可設定的輸出格式。
LMK61PDEVM 可做為適用於雜訊關鍵應用的高性能時脈來源，並可輕鬆設定為使用者選取的任何預先定義頻率與輸出格式。板載可設定跳線允許進行裝置配置，讓使用者可從七種獨特的輸出頻率以及輸出格式中進行選擇。邊緣啟動 SMA 連接埠可存取 LMK61PD 的差動時脈輸出，以使用市售同軸纜線、轉接器或平衡不平衡轉換器（未隨附）介接測試設備或參考電路板。
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| QFM (SIA) | 8 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。