產品詳細資料

Function Differential Additive RMS jitter (typ) (fs) 57 Output frequency (max) (MHz) 2000 Number of outputs 12 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 25 Features 2:12 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
Function Differential Additive RMS jitter (typ) (fs) 57 Output frequency (max) (MHz) 2000 Number of outputs 12 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 25 Features 2:12 fanout Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVCMOS, LVDS, LVPECL
VQFN (RHA) 40 36 mm² 6 x 6
  • 2:12 Differential Buffer
  • Selectable Clock Inputs Through Control Terminal
  • Universal Inputs Accept LVPECL, LVDS, and
    LVCMOS/LVTTL
  • 12 LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption: 88 mA
  • Very Low Additive Jitter: <100 fs, rms in 10-kHz to
    20-MHz Offset Range:
    • 57 fs, rms (typ) @ 122.88 MHz
    • 48 fs, rms (typ) @ 156.25 MHz
    • 30 fs, rms (typ) @ 312.5 MHz
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 550 ps
  • Maximum Output Skew: 25 ps
  • LVPECL Reference Voltage, VAC_REF, Available
    for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C to 85°C
  • ESD Protection Exceeds 2 kV (HBM)
  • Supports 105°C PCB Temperature (Measured
    with a Thermal Pad)
  • Available in 6-mm × 6-mm QFN-40 (RHA) Package
  • 2:12 Differential Buffer
  • Selectable Clock Inputs Through Control Terminal
  • Universal Inputs Accept LVPECL, LVDS, and
    LVCMOS/LVTTL
  • 12 LVPECL Outputs
  • Maximum Clock Frequency: 2 GHz
  • Maximum Core Current Consumption: 88 mA
  • Very Low Additive Jitter: <100 fs, rms in 10-kHz to
    20-MHz Offset Range:
    • 57 fs, rms (typ) @ 122.88 MHz
    • 48 fs, rms (typ) @ 156.25 MHz
    • 30 fs, rms (typ) @ 312.5 MHz
  • 2.375-V to 3.6-V Device Power Supply
  • Maximum Propagation Delay: 550 ps
  • Maximum Output Skew: 25 ps
  • LVPECL Reference Voltage, VAC_REF, Available
    for Capacitive-Coupled Inputs
  • Industrial Temperature Range: –40°C to 85°C
  • ESD Protection Exceeds 2 kV (HBM)
  • Supports 105°C PCB Temperature (Measured
    with a Thermal Pad)
  • Available in 6-mm × 6-mm QFN-40 (RHA) Package

The CDCLVP1212 is a highly versatile, low additive jitter buffer that can generate 12 copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1212 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 25 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1212 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to 12 pairs of differential LVPECL clock outputs (OUT0, OUT11) with minimum skew for clock distribution. The CDCLVP1212 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1212 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) should be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1212 is packaged in a small 40-terminal, 6-mm × 6-mm QFN package and is characterized for operation from –40°C to 85°C.

The CDCLVP1212 is a highly versatile, low additive jitter buffer that can generate 12 copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1212 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 25 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1212 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to 12 pairs of differential LVPECL clock outputs (OUT0, OUT11) with minimum skew for clock distribution. The CDCLVP1212 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1212 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) should be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1212 is packaged in a small 40-terminal, 6-mm × 6-mm QFN package and is characterized for operation from –40°C to 85°C.

下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
功能相似於所比較的產品
LMK00301 現行 3-GHz 10 輸出差動扇出緩衝器/位準轉換器 Ultra low additive jitter,1:10 universal differential buffer that can support LVPECL
LMK1D1212 現行 12 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 Same pinout with wider supported voltage range and LVPECL vs LVDS

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 3
類型 標題 日期
* Data sheet CDCLVP1212 LVPECL Output, High-Performance Clock Buffer datasheet (Rev. E) PDF | HTML 2015年 12月 2日
Application note Clocking Design Guidelines: Unused Pins 2015年 11月 19日
EVM User's guide Low Additive Phase Noise Clock Buffer Evaluation Board 2009年 8月 25日

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

模擬型號

CDCLVPxxxx IBIS Model (Rev. B)

SLLM056B.ZIP (40 KB) - IBIS Model
設計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
設計工具

PLLATINUMSIM-SW PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支援產品和硬體

支援產品和硬體

產品
RF PLL 與合成器
LMX1204 具 JESD204B/C SYSREF 支援和相位同步的 12.8 GHz RF 緩衝器、倍頻器和分頻器 LMX1214 1:5 16GHz RF buffer and divider with auxiliary clock LMX1906-SP 具有 SYSREF 和 FPGA 時鐘的抗輻射保證 (RHA) 15GHz 緩衝器、倍頻器和分頻器 LMX2430 適用 RF 個人通訊的 3.0-GHz/0.8-GHz PLLatinum 雙高頻合成器 LMX2433 適用 RF 個人通訊的 3.6-GHz/1.7-GHz PLLatinum 雙高頻合成器 LMX2434 適用 RF 個人通訊的 5.0-GHz/2.5-GHz PLLatinum 低功耗雙頻率合成器 LMX2470 具 800 MHz 整數 N PLL 的 2.6 GHz ΔΣ 分數 N PLL LMX2485 適用於 RF 個人通訊的 500-MHz 至 3-GHz ΔΣ 低功耗雙 PLL LMX2485E 適用 RF 個人通訊的 50-MHz 至 3-GHz ΔΣ 低功耗雙 PLL LMX2485Q-Q1 500MHz 至 3GHz 車用 ΔΣ 低功耗雙 PLL LMX2486 適用射頻個人通訊的 1-GHz 至 4.5-GHz ΔΣ 低功耗雙 PLL LMX2487 具 3.0-GHz 整數 PLL 的 1 至 6-GHz ΔΣ 低功耗雙 PLLatinum 頻率合成器 LMX2487E 適用 RF 個人通訊的 3-GHz 至 7.5-GHz ΔΣ 低功耗雙 PLL LMX2491 具斜率/頻擾產生功能的 6.4-GHz 低雜訊分數 N PLL LMX2492 500MHz 至 14GHz 寬頻、低雜訊分數 N PLL 並會產生斜率/頻擾 LMX2492-Q1 具有斜率/頻擾產生功能的車規 500-MHz 至 14-GHz 寬頻、低雜訊分數 N PLL LMX2531 具整合式 VCO 的高效能頻率合成器系統 LMX2541 具整合式 VCO 的超低雜訊 PLLatinum 頻率合成器 LMX2571 具頻移鍵控 (FSK) 調變的 1.34-GHz、低功耗、極端溫度射頻合成器 LMX2571-EP 具有 FSK 調變的強化型產品、1.34-GHz、低功耗、極端溫度射頻合成器 LMX2572 6.4-GHz 低功耗寬頻 RF 合成器 LMX2572LP 具有 FSK 調變的 2 GHz 低功耗寬頻射頻合成器 LMX2581 具整合式 VCO 的 3.76-GHz 寬頻頻率合成器 LMX2581E 具整合式 VCO 的 3.8-GHz 寬頻頻率合成器 LMX2582 5.5-GHz 高效能寬頻 PLLatinum RF 合成器 LMX2592 具有整合式 VCO 的 9.8-GHz 寬頻頻率合成器 LMX2594 具相位同步和 JESD204B 支援的 15-GHz 寬頻 PLLatinum™ RF 合成器 LMX2595 具有相位同步功能且支援 JESD204B 的 20-GHz 寬頻射頻合成器 LMX2615-SP 具有相位同步功能和 JESD204B 支援的航太級 40 MHz 至 15 GHz 寬頻合成器 LMX2694-EP 具有相位同步功能的強化型產品 15 GHz 射頻合成器 TRF3765 具整合式 VCO 和多達 8 個輸出的 300m-4800MHz 低雜訊整數-N/分數-N PLL
時鐘緩衝器
CDCDB2000 適用於 PCIe® Gen 1 至 Gen 5 且符合 DB2000QL 的 20 輸出時脈緩衝器 CDCDB400 適用於 PCIe® Gen 1 至 Gen 6 的 4 輸出時脈緩衝器 CDCDB800 適用於 PCIe® Gen 1 至 Gen 6 的 8 輸出時脈緩衝器 CDCDB803 具有可選 SMBus 位址且適用 PCIe® Gen 1 至 Gen 6 的 8 輸出時脈緩衝器 CDCLVC1102 低抖動 1:2 LVCMOS 扇出時脈緩衝器 CDCLVC1103 低抖動 1:3 LVCMOS 扇出時脈緩衝器 CDCLVC1104 低抖動 1:4 LVCMOS 扇出時脈緩衝器 CDCLVC1106 低抖動 1:6 LVCMOS 扇出時脈緩衝器 CDCLVC1108 低抖動 1:8 LVCMOS 扇出時脈緩衝器 CDCLVC1110 低抖動 1:10 LVCMOS 扇出時脈緩衝器 CDCLVC1112 低抖動 1:12 LVCMOS 扇出時脈緩衝器 CDCLVC1310 通用輸入、10 輸出低阻抗 LVCMOS 緩衝器 CDCLVD110 具時脈分佈最小偏斜的 1 至 10 LVDS 時鐘緩衝器,最高可達 900-MHz CDCLVD110A 具時脈分佈最小偏斜的 1 至 10 LVDS 時鐘緩衝器,最高可達 1100-MHz CDCLVD1204 低抖動 2 輸入可選 1:4 通用 LVDS 緩衝器 CDCLVD1208 低抖動 2 輸入可選 1:8 通用 LVDS 緩衝器 CDCLVD1212 低抖動 2 輸入可選 1:12 通用 LVDS 緩衝器 CDCLVD1213 具可選輸出分頻器的低抖動 1:4 通用 LVDS 緩衝器 CDCLVD1216 低抖動 2 輸入可選 1:16 通用 LVDS 緩衝器 CDCLVD2102 低抖動雙路 1:2 通用 LVDS 緩衝器 CDCLVD2104 低抖動雙路 1:4 通用 LVDS 緩衝器 CDCLVD2106 低抖動雙路 1:6 通用 LVDS 緩衝器 CDCLVD2108 低抖動雙路 1:8 通用 LVDS 緩衝器 CDCLVP110 1:10 LVPECL/HSTL 到 LVPECL 時鐘驅動器 CDCLVP1102 低抖動 1:2 通用至 LVPECL 緩衝器 CDCLVP111 具可選輸入的 1:10 LVPECL 緩衝器 CDCLVP111-EP 具可選輸入的 HiRel 1:10 LVPECL 緩衝器 CDCLVP111-SP 具可選輸入時脈驅動器的 1:10 高速時脈緩衝器 CDCLVP1204 低抖動,雙輸入,可選 1:4 通用至 LVPECL 緩衝器 CDCLVP1208 低抖動 2 輸入可選 1:8 通用至 LVPECL 緩衝器 CDCLVP1212 低抖動 2 輸入可選 1:12 通用至 LVPECL 緩衝器 CDCLVP1216 低抖動 2 輸入可選 1:16 通用至 LVPECL 緩衝器 CDCLVP2102 低抖動雙 1:2 通用至 LVPECL 緩衝器 CDCLVP2104 低抖動雙 1:4 通用至 LVPECL 緩衝器 CDCLVP2106 低抖動雙 1:6 通用至 LVPECL 緩衝器 CDCLVP2108 低抖動雙 1:8 通用至 LVPECL 緩衝器 CDCLVP215 雙 1:5 高速 LVPECL 扇出緩衝器 LMK00301 3-GHz 10 輸出差動扇出緩衝器/位準轉換器 LMK00304 具 4 個可配置輸出的 3.1-GHz 差動時脈緩衝器/位準轉換器 LMK00306 具 6 個可配置輸出的 3.1-GHz 差分時脈緩衝器/位準轉換器 LMK00308 具 8 個可配置輸出的 3.1-GHz 差動時脈緩衝器/位準轉換器 LMK00334 4 輸出 PCIe® Gen1/Gen2/Gen3/Gen4/Gen5 時脈緩衝器和電平轉換器 LMK00334-Q1 車用 4 輸出 PCIe® Gen1/Gen2/Gen3/Gen4/Gen5 時脈緩衝器和電平轉換器 LMK00338 8 輸出 PCIe® Gen1/Gen2/Gen3/Gen4/Gen5 時脈緩衝器和電平轉換器 LMK1C1102 2 通道輸出 LVCMOS 1.8-V 緩衝器 LMK1C1103 3 通道輸出 LVCMOS 1.8-V 緩衝器 LMK1C1104 4 通道輸出 LVCMOS 1.8V 緩衝器 LMK1C1106 6 通道輸出 LVCMOS 1.8-V 緩衝器 LMK1C1108 8 通道輸出 LVCMOS 1.8-V 緩衝器 LMK1D1204 4 通道輸出 LVDS 1.8-V 緩衝器 LMK1D1204P 具有針腳控制功能的 4 通道輸出 LVDS 1.8-V、2.5-V 和 3.3-V 緩衝器 LMK1D1208 8 通道輸出 LVDS 1.8-V、2.5-V 和 3.3-V 緩衝器 LMK1D1208I 具有 I²C 的 8 通道輸出、1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D1208P 具有針腳控制功能的 8 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D1212 12 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D1216 16 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D2102 雙組 2 通道輸出 LVDS 1.8-V、2.5-V 和 3.3-V 緩衝器 LMK1D2104 雙組 4 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D2106 雙組 6 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMK1D2108 雙組 8 通道輸出 1.8-V、2.5-V 和 3.3-V LVDS 緩衝器
時鐘產生器
LMK03318 具單 PLL 的超低抖動時脈產生器系列 LMK03328 具有兩個獨立 PLL 的超低抖動時鐘產生器系列 LMK03806 含 14 輸出的超低抖動時脈產生器
IQ 解調器
LMX8410L 帶整合式合成器的高效能混頻器
時鐘抖動清除器
LMK04208 具 6 個可編程輸出的超低雜訊時脈抖動清除器 LMK04368-EP 增強型產品超低雜訊 3.2-GHz JESD204C 抖動清除器 LMK04714-Q1 車用超低雜訊 3.2-GHz、JESD204B 和 JESD204C 雙迴路時脈抖動清除器 LMK04803 具雙串接 PLL 和整合式 1.9 GHz VCO 的低雜訊時脈抖動清除器 LMK04805 具雙串接 PLL 和整合式 2.2 GHz VCO 的低雜訊時脈抖動清除器 LMK04806 具雙串接 PLL 和整合式 2.5 GHz VCO 的低雜訊時脈抖動清除器 LMK04808 具雙迴路 PLL 和整合式 2.9 GHz VCO 的低雜訊時脈抖動清除器 LMK04816 具雙迴路 PLL 的三輸入低雜訊時脈抖動清除器 LMK04821 具 JESD204B 支援的超低抖動合成器與抖動清除器 LMK04826 具整合式 1840 至1970-MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器 LMK04828 具整合式 2370 至 2630 MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器。 LMK04828-EP 溫度範圍為 -55°C 至 105°C 且符合 JESD204B 規範的超低雜訊時鐘抖動清除器 LMK04832 具有雙迴路的 3.2-GHz、15 輸出、JESD204B 時脈抖動清除器 LMK04832-SEP 耐輻射、30-krad、超低雜訊、3.2-GHz 15 輸出 JESD204C 時脈抖動清除器 LMK04832-SP 抗輻射保證 (RHA)、超低雜訊、3.2-GHz、15 輸出時脈抖動清除器 LMK04906 具 6 個可編程輸出的超低雜訊時派抖動清除器/倍頻器
時脈網路同步器
LMK05028 低抖動雙通道網路同步器時脈 LMK05318 具有 BAW 的超低抖動單通道網路同步器時鐘 LMK05318B 具有 BAW 的超低抖動單通道網路同步器時鐘 LMK05318B-Q1 汽車超低抖動網路同步器和時脈產生器 LMK5B33216 具有整合式 2.5-GHz 突破性體聲波 VCO 的 16 輸出、三 DPLL 和 APLL 網路同步器 LMK5B33414 具有整合式 2.5-GHz 突破性體聲波 VCO 的 14 輸出、三 DPLL 和 APLL 網路同步器 LMK5C33216 配備 JESD204B 的超低抖動時鐘同步器,用於與 BAW 進行無線通訊 LMK5C33216A 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、雙輸入和 16 輸出網路同步器
硬體開發
開發板
LMK04832EVM LMK04832 JESD204B 時鐘抖動清除器/時脈產生器/分配評估模組 LMX2571EPEVM 適用於 1.34-GHz、低功耗、極端溫度射頻合成器的 LMX2571-EP 評估模組 LMX2594PSEVM 適用於 15-GHz 射頻合成器及多裝置相位同步的 LMX2594 評估模組 XMICR-3P-LMX2492 LMX2492 X-MWblock 評估模組 XMICR-3P-LMX2572 LMX2572 X-MWblock 評估模組 XMICR-3P-LMX2592 LMX2592 X-MWblock 評估模組 XMICR-3P-LMX2594 LMX2594 X-MWblock 評估模組 XMICR-3P-LMX2595 LMX2595 X-MWblock 評估模組
軟體
應用軟體及架構
TICSPRO-SW 德州儀器 (TI) 時鐘及合成器 (TICS) 專業級軟體
IDE、配置、編譯器或偵錯程式
CODELOADER 適用於產品暫存器程式設計的 CodeLoader 軟體
支援軟體
LMX9830-SW LMX9830 應用說明、軟體及工具 LMX9838-SW LMX9838 應用說明、軟體及工具
下載選項
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VQFN (RHA) 40 Ultra Librarian

訂購與品質

內含資訊:
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊:
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片