首頁 時鐘與計時 時鐘緩衝器
首頁
時鐘與計時
時鐘緩衝器

CDCDB2000

現行

適用於 PCIe® Gen 1 至 Gen 7 且符合 DB2000QL 的 20 輸出時鐘緩衝器

立即訂購
產品規格表

CDCDB2000

現行
產品規格表 立即訂購

產品詳細資料

Number of outputs 20 Additive RMS jitter (typ) (fs) 80 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 20 Additive RMS jitter (typ) (fs) 80 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LP-HCSL Input type LP-HCSL
TLGA (NPP) 80 36 mm² 6 x 6
  • 20 LP-HCSL outputs with integrated 85Ω output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after DB2000QL filter: < 0.08ps rms
  • Supports PCIe Gen 6 and Gen 7 Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Cycle-to-cycle jitter: < 50ps
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns
  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Side-Band Interface (SBI) for output control in PD# mode
  • 9 selectable SMBus addresses
  • Power consumption: < 600mW
  • 6mm × 6mm, 80-pin TLGA/GQFN package
  • 20 LP-HCSL outputs with integrated 85Ω output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after DB2000QL filter: < 0.08ps rms
  • Supports PCIe Gen 6 and Gen 7 Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Cycle-to-cycle jitter: < 50ps
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns
  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Side-Band Interface (SBI) for output control in PD# mode
  • 9 selectable SMBus addresses
  • Power consumption: < 600mW
  • 6mm × 6mm, 80-pin TLGA/GQFN package

The CDCDB2000 is a 20-output LP-HCSL, DB2000QL compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus, SBI, and 8 output enable pins allow the configuration and control of all 20 outputs individually. The CDCDB2000 is a DB2000QL derivative buffer and meets or exceeds the system parameters in the DB2000QL specification. The CDCDB2000 is packaged in a 6mm × 6mm TLGA/GQFN package with 80 leads.

The CDCDB2000 is a 20-output LP-HCSL, DB2000QL compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus, SBI, and 8 output enable pins allow the configuration and control of all 20 outputs individually. The CDCDB2000 is a DB2000QL derivative buffer and meets or exceeds the system parameters in the DB2000QL specification. The CDCDB2000 is packaged in a 6mm × 6mm TLGA/GQFN package with 80 leads.
filter 尋找其它 時鐘緩衝器
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
功能相同，但引腳輸出與所比較的裝置不同
CDCDB800 現行 適用於 PCIe® Gen 1 至 Gen 7 的 8 輸出時脈緩衝器 DB800ZL compliant with output enable/disable

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 3
重要文件 類型 標題 格式選項 日期
* Data sheet CDCDB2000 DB2000QL-Compliant 20-Output Clock Buffer for PCIe Gen 1 to Gen 7 datasheet (Rev. C) PDF | HTML 2025年 8月 6日
User guide RC19XXX, 9QXL2001X vs. LMKDB1XXX, CDCDB2000 Drop-In Replacement Guide. PDF | HTML 2024年 7月 18日
User guide CDCDB2000 User's Guide 2019年 10月 29日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

支援軟體

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支援產品和硬體

支援產品和硬體
下載選項
模擬型號

CDCDB2000 IBIS Model (Rev. A)

SNAM232A.ZIP (30 KB) - IBIS Model
下載
設計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
立即進行設計
設計工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支援產品和硬體

支援產品和硬體
下載選項
Gerber 檔案

CDCDB2000 Board Files

SNAC085.ZIP (11498 KB)
下載
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
要求
封裝 針腳 CAD 符號、佔位空間與 3D 模型
TLGA (NPP) 80 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片