CDCLVC1102
- High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
- Very Low Pin-to-Pin Skew < 50 ps
- Very Low Additive Jitter < 100 fs
- Supply Voltage: 3.3 V or 2.5 V
- fmax = 250 MHz for 3.3 V
fmax = 180 MHz for 2.5 V - Operating Temperature Range: –40°C to 85°C
- Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)
The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.
The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.
Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.
All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.
The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.
The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C
to 85°C.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family datasheet (Rev. B) | PDF | HTML | 2017/2/24 | ||
| 應用說明 | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024/9/3 | |||
| 應用說明 | How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer | 2010/11/30 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
CDCLVC1104EVM — CDCLVC1104 評估模組
DLPDLCR4710EVM-G2 — Full HD DLP4710 晶片組評估模組
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
TIDA-00207 — 符合 EN55011 規範、工業溫度、10/100Mbps 乙太網路 PHY 磚參考設計
此乙太網路 PHY 磚參考設計讓德州儀器的客戶能夠使用完全遵循 EN5501 A 類 EMI 要求的 TI 工業乙太網路 PHY 收發器裝置，快速設計系統並將其上市。提供 50 接腳介面以介接 32 位元 Cortex M4 處理器架構的控制器電路板。 電路板採用小巧外型尺寸 (2 英吋 x 3 英吋) 設計，可輕易融入現有產品。
此參考設計展示了 DP83848K 乙太網路 PHY 收發器裝置的進階性能，支援 10/100 Base-T 並符合 IEEE 802.3 標準。整個參考設計皆以單電源供電 (5V 含板載穩壓器或 3.3V) 運作。乙太網路 PHY (...)
TIDA-00810 — 用於測量保護繼電器內的 AC 電壓和電流且具有 Delta-Sigma 晶片診斷功能的參考設計
TIDA-00810 參考設計可準確測量類比輸入性能，並包含晶片診斷，藉由使用高準確度 AC 電壓及電流量測類比前端 (AFE) 和四通道、24 位元同時取樣差動輸入 ΔΣ ADC 測量過寬動態範圍，協助及早找出電源系統故障。將 ADC 配置為測量 0-5 V 單極。使用具 2.5 V DC 輸出位準偏移的固定增益放大器，將輸入調整至 ADC 測量範圍。AFE 可用於測量電流變壓器、具類比隔離的電位分壓器，以及 Rogowski 主動積分器的輸出。AFE 使用 10 位元低解析度漸進法暫存器 (SAR) ADC 與 24 位元 ∑-∆ ADC 並聯，以進行 ADS131A04 診斷。
TIDA-00835 — 採用 24 位元 Delta-Sigma ADC 的高準確度 ±0.5% 電流和隔離式電壓量測參考設計
TIDA-00835 參考設計採用雙極輸入配置，結合具有四通道、24 位元同時取樣差動輸入的 ΔΣ ADC，在寬動態範圍內進行精確的電壓和電流測量。配置 ADC 來測量 ±2.5V 雙極輸入。 使用固定增益放大器，將輸入調整至 ±2.5V 的 ADC 測量範圍。此 AFE 使用通用外部時脈將兩個 ADC 串接在一起，將輸入通道數量擴充至八個，並同時取樣所有輸入通道。每個模組擁有更多測量通道，可降低整體系統成本。
TIDA-00928 — 採用光纖或雙絞線介面、符合 EMI/EMC 規範的 10/100 Mbps 乙太網路 Brick 參考設計
TIDA-01226 — 採用 DLP Pico 技術的精巧型 Full HD 1080p (高達 16 安培) 投影顯示參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| TSSOP (PW) | 8 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。