JAJSW88 データシート

JAJSW88A March 2025 – September 2025 AM62L

PRODUCTION DATA

1
1 特長
2 アプリケーション
3 説明
1. 3.1 機能ブロック図
4 デバイスの比較
1. 4.1 関連製品
5 端子構成および機能
1. 5.1 ピン配置図
2. 5.2 ピン属性
  1. 11
  2. 12
3. 5.3 信号の説明
  1. 14
  2. 5.3.1 ADC
    1. 5.3.1.1 メインドメイン
      1. 17
  3. 5.3.2 CPSW3G
    1. 5.3.2.1 メインドメイン
      1. 20
      2. 21
      3. 22
      4. 23
  4. 5.3.3 CPTS
    1. 5.3.3.1 メインドメイン
      1. 26
  5. 5.3.4 DDRSS
    1. 5.3.4.1 メインドメイン
      1. 29
  6. 5.3.5 DSI
    1. 5.3.5.1 メインドメイン
      1. 32
  7. 5.3.6 DSS
    1. 5.3.6.1 メインドメイン
      1. 35
  8. 5.3.7 ECAP
    1. 5.3.7.1 メインドメイン
      1. 38
      2. 39
      3. 40
  9. 5.3.8 エミュレーションおよびデバッグ
    1. 5.3.8.1 メインドメイン
      1. 43
    2. 5.3.8.2 WKUP ドメイン
      1. 45
  10. 5.3.9 EPWM
    1. 5.3.9.1 メインドメイン
      1. 48
      2. 49
      3. 50
      4. 51
  11. 5.3.10 EQEP
    1. 5.3.10.1 メインドメイン
      1. 54
      2. 55
      3. 56
  12. 5.3.11 GPIO
    1. 5.3.11.1 メインドメイン
      1. 59
    2. 5.3.11.2 WKUP ドメイン
      1. 61
  13. 5.3.12 GPMC
    1. 5.3.12.1 メインドメイン
      1. 64
  14. 5.3.13 I2C
    1. 5.3.13.1 メインドメイン
      1. 67
      2. 68
      3. 69
      4. 70
    2. 5.3.13.2 WKUP ドメイン
      1. 72
  15. 5.3.14 MCAN
    1. 5.3.14.1 メインドメイン
      1. 75
      2. 76
      3. 77
  16. 5.3.15 MCASP
    1. 5.3.15.1 メインドメイン
      1. 80
      2. 81
      3. 82
  17. 5.3.16 MCSPI
    1. 5.3.16.1 メインドメイン
      1. 85
      2. 86
      3. 87
      4. 88
  18. 5.3.17 MDIO
    1. 5.3.17.1 メインドメイン
      1. 91
  19. 5.3.18 MMC
    1. 5.3.18.1 メインドメイン
      1. 94
      2. 95
      3. 96
  20. 5.3.19 OSPI
    1. 5.3.19.1 メインドメイン
      1. 99
  21. 5.3.20 電源
    1. 101
  22. 5.3.21 予約済み
    1. 103
  23. 5.3.22 システム、その他
    1. 5.3.22.1 ブートモードの構成
      1. 5.3.22.1.1 メインドメイン
        
        107
    2. 5.3.22.2 クロック
      1. 5.3.22.2.1 RTC ドメイン
        
        110
      2. 5.3.22.2.2 WKUP ドメイン
        
        112
    3. 5.3.22.3 システム
      1. 5.3.22.3.1 メインドメイン
        
        115
      2. 5.3.22.3.2 RTC ドメイン
        
        117
      3. 5.3.22.3.3 WKUP ドメイン
        
        119
  24. 5.3.23 TIMER
    1. 5.3.23.1 メインドメイン
      1. 122
    2. 5.3.23.2 WKUP ドメイン
      1. 124
  25. 5.3.24 UART
    1. 5.3.24.1 メインドメイン
      1. 127
      2. 128
      3. 129
      4. 130
      5. 131
      6. 132
      7. 133
    2. 5.3.24.2 WKUP ドメイン
      1. 135
  26. 5.3.25 USB
    1. 5.3.25.1 メインドメイン
      1. 138
      2. 139
4. 5.4 ピン接続要件
6 仕様
7 詳細説明
8 アプリケーション、実装、およびレイアウト
9 デバイスおよびドキュメントのサポート
改訂履歴
10メカニカル、パッケージ、および注文情報
1. 10.1 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

ANB|373

サーマルパッド・メカニカル・データ

発注情報

6.11.5.17.1.1 PHY データトレーニング付き OSPI0

読み出し/ 書き込みデータ有効ウィンドウは、プロセス、電圧、温度、動作周波数の変動によって変化します。最適な読み出し / 書き込みタイミングを動的に構成するために、データトレーニング手法を実装することもできます。データトレーニングを実装すると、特定のプロセス、電圧、周波数の動作条件において、温度範囲全体にわたって適切な動作を実現すると同時に、より高い動作周波数を実現できます。

データの送受信タイミングパラメータは、動作条件に基づいて動的に調整されるため、データトレーニングの使用事例では定義されていません。

表 6-112 は、データトレーニング付きの OSPI0 に必要な DLL 遅延を定義しています。表 6-113、図 6-101、図 6-102、表 6-114、図 6-103、図 6-104 に、データトレーニング付き OSPI0 のタイミング要件とスイッチング特性を示します。

表 6-112 PHY データトレーニング用の OSPI0 DLL 遅延マッピング

モード	レジスタビットフィールド	遅延値
OSPI_PHY_CONFIGURATION_REG
送信
すべてのモード	PHY_CONFIG_TX_DLL_DELAY_FLD	⁽¹⁾
受信
すべてのモード	PHY_CONFIG_RX_DLL_DELAY_FLD	⁽²⁾
PHY_MASTER_CONTROL_REG
すべてのモード	PHY_MASTER_PHASE_DETECT_SELECTOR_FLD	0x1

(1) トレーニングソフトウェアによって決定される送信 DLL 遅延の値

(2) トレーニングソフトウェアによって決定される受信 DLL 遅延の値

表 6-113 OSPI0 のタイミング要件 – PHY データトレーニング図 6-101 および図 6-102 を参照

番号			モード	最小値	単位
O15	t_su(D-LBCLK)	セットアップ時間、OSPI0_D[7:0] 有効から OSPI0_DQS のエッジまで	DQS 付き DDR	⁽¹⁾	ns
O16	t_h(LBCLK-D)	ホールド時間、OSPI0_DQS のアクティブエッジ後に OSPI0_D[7:0] を有効に保持すべき時間	DQS 付き DDR	⁽¹⁾	ns
O21	t_su(D-LBCLK)	セットアップ時間、OSPI0_D[7:0] 有効から OSPI0_DQS のエッジまで	外部ボードループバック付き SDR	⁽¹⁾	ns
O22	t_h(LBCLK-D)	ホールド時間、OSPI0_DQS のアクティブエッジ後に OSPI0_D[7:0] を有効に保持すべき時間	外部ボードループバック付き SDR	⁽¹⁾	ns
	t_DVW	データ有効ウィンドウ (O15 + O16)	DQS 付き DDR	1.6	ns
	t_DVW	データ有効ウィンドウ (O21 + O22)	外部ボードループバック付き SDR	2.3	ns

(1) データトレーニングを使用して最適なデータ有効ウィンドウを見つける場合、OSPI0_D[7:0] 入力の最小セットアップ時間およびホールド時間の要件は定義されません。t_DVW パラメータは、必要な最小データ無効ウィンドウを定義します。このパラメータは、最小セットアップ時間や最小ホールド時間の代わりに提供され、接続されているデバイスから提供されるデータ有効ウィンドウとの互換性を確認するために使用する必要があります。

AM62L OSPI0 のタイミング要件 – PHY データトレーニング、DQS 付き DDR

図 6-101 OSPI0 のタイミング要件 – PHY データトレーニング、DQS 付き DDR

AM62L OSPI0 のタイミング要件 – PHY データトレーニング、外部ボードループバック付き SDR

図 6-102 OSPI0 のタイミング要件 – PHY データトレーニング、外部ボードループバック付き SDR

表 6-114 OSPI のスイッチング特性 – PHY データトレーニング図 6-103 および図 6-104 を参照

番号	パラメータ		モード	最小値	最大値	単位
O1	t_c(CLK)	サイクル時間、OSPI0_CLK	DDR	6.0	10	ns
O7	t_c(CLK)	サイクル時間、OSPI0_CLK	SDR	6.0	10	ns
O2	t_w(CLKL)	パルス幅、OSPI0_CLK low	DDR	((0.475P⁽¹⁾) - 0.3)		ns
O8	t_w(CLKL)	パルス幅、OSPI0_CLK low	SDR	((0.475P⁽¹⁾) - 0.3)		ns
O3	t_w(CLKH)	パルス幅、OSPI0_CLK high	DDR	((0.475P⁽¹⁾) - 0.3)		ns
O9	t_w(CLKH)	パルス幅、OSPI0_CLK high	SDR	((0.475P⁽¹⁾) - 0.3)		ns
O4	t_d(CSn-CLK)	遅延時間、OSPI0_CSn[3:0] アクティブエッジから OSPI0_CLK 立ち上がりエッジまで	DDR	((0.475P⁽¹⁾) + (0.975M⁽²⁾R⁽⁴⁾) + (0.04TD⁽⁵⁾) - 1)	((0.525P⁽¹⁾) + (1.025M⁽²⁾R⁽⁴⁾) + (0.11TD⁽⁵⁾) + 1)	ns
O10	t_d(CSn-CLK)	遅延時間、OSPI0_CSn[3:0] アクティブエッジから OSPI0_CLK 立ち上がりエッジまで	SDR	((0.475P⁽¹⁾) + (0.975M⁽²⁾R⁽⁴⁾) + (0.04TD⁽⁵⁾) - 1)	((0.525P⁽¹⁾) + (1.025M⁽²⁾R⁽⁴⁾) + (0.11TD⁽⁵⁾) + 1)	ns
O5	t_d(CLK-CSn)	遅延時間、OSPI0_CLK 立ち上がりエッジから OSPI0_CSn[3:0] 非アクティブエッジまで	DDR	((0.475P⁽¹⁾) + (0.975N⁽³⁾R⁽⁴⁾) - (0.11TD⁽⁵⁾) - 1)	((0.525P⁽¹⁾) + (1.025N⁽³⁾R⁽⁴⁾) - (0.04TD⁽⁵⁾) + 1)	ns
O11	t_d(CLK-CSn)	遅延時間、OSPI0_CLK 立ち上がりエッジから OSPI0_CSn[3:0] 非アクティブエッジまで	SDR	((0.475P⁽¹⁾) + (0.975N⁽³⁾R⁽⁴⁾) - (0.11TD⁽⁵⁾) - 1)	((0.525P⁽¹⁾) + (1.025N⁽³⁾R⁽⁴⁾) - (0.04TD⁽⁵⁾) + 1)	ns
O6	t_d(CLK-D)	遅延時間、OSPI0_CLK アクティブエッジから OSPI0_D[7:0] 遷移まで	DDR	⁽⁶⁾	⁽⁶⁾	ns
O12	t_d(CLK-D)	遅延時間、OSPI0_CLK アクティブエッジから OSPI0_D[7:0] 遷移まで	SDR	⁽⁶⁾	⁽⁶⁾	ns
	t_DIVW	データ無効ウィンドウ (O6 最大 - 最小)	DDR		1.6	ns
	t_DIVW	データ無効ウィンドウ (O12 最大 - 最小)	SDR		1.6	ns

(1) P = SCLK サイクル時間 (ns) = OSPI0_CLK 周期 (ns)

(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]

(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]

(4) R = リファレンスクロックサイクル時間 (ns 単位)

(5) TD = PHY_CONFIG_TX_DLL_DELAY_FLD

(6) データトレーニングを使用して最適なデータ有効ウィンドウを見つける場合、OSPI0_D[7:0] 出力の最小および最大遅延時間は定義されません。t_DIVW パラメータは、最大データ無効ウィンドウを定義します。このパラメータは、最小および最大遅延時間の代わりに提供され、接続されているデバイスのデータ有効ウィンドウ要件との互換性を確認するために使用する必要があります。

AM62L OSPI0 のスイッチング特性 - PHY DDR データトレーニング

図 6-103 OSPI0 のスイッチング特性 - PHY DDR データトレーニング

AM62L OSPI0 のスイッチング特性 - PHY SDR データトレーニング

図 6-104 OSPI0 のスイッチング特性 - PHY SDR データトレーニング

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）

サーマルパッド・メカニカル・データ

発注情報

6.11.5.17.1.1 PHY データ トレーニング付き OSPI0

6.11.5.17.1.1 PHY データトレーニング付き OSPI0