Inicio Convertidores de datos Convertidores digital-analógicos (DAC) DAC de alta velocidad (> 10 MSPS)
Inicio
Convertidores de datos
Convertidores digital-analógicos (DAC)
DAC de alta velocidad (> 10 MSPS)

DAC38J84

ACTIVO

Convertidor digital a analógico (DAC) de 4 canales, 16 bits, 2,5 GSPS, 1x-16x de interpolación

Haga su pedido ahora
Hoja de datos

DAC38J84

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Resolution (Bits) 16 Number of DAC channels 4 Interface type JESD204B Sample/update rate (Msps) 2500 Features Ultra High Speed Rating Catalog Interpolation 16x, 1x, 2x, 4x, 8x Power consumption (typ) (mW) 1859 SFDR (dB) 81 Architecture Current Source Operating temperature range (°C) -40 to 85 Reference type Int
Resolution (Bits) 16 Number of DAC channels 4 Interface type JESD204B Sample/update rate (Msps) 2500 Features Ultra High Speed Rating Catalog Interpolation 16x, 1x, 2x, 4x, 8x Power consumption (typ) (mW) 1859 SFDR (dB) 81 Architecture Current Source Operating temperature range (°C) -40 to 85 Reference type Int
FCCSP (AAV) 144 100 mm² 10 x 10
  • Resolution: 16-Bit
  • Maximum Sample Rate:
    • DAC37J84: 1.6 GSPS
    • DAC38J84: 2.5 GSPS
  • Maximum Input Data Rate: 1.23GSPS
  • JESD204B Interface
    • 8 JESD204B Serial Input Lanes
    • 12.5 Gbps Maximum Bit Rate per Lane
    • Subclass 1 Multi-DAC Synchronization
  • On-Chip Very Low Jitter PLL
  • Selectable 1x -16x Interpolation
  • Independent Complex Mixers with 48-bit NCO/
    or ±n×Fs/8
  • Wideband Digital Quadrature Modulator Correction
  • Sinx/x Correction Filters
  • Fractional Sample Group Delay Correction
  • Multi-Band Mode: Digital Summation of Independent
    Complex Signals
  • 3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
  • Integrated Temperature Sensor
  • JTAG Boundary Scan
  • Terminal-Compatible with Dual-Channel DAC37J82/
    DAC38J82 Family
  • Power Dissipation: 1.8W at 2.5GSPS
  • Package: 10x10mm, 144-Ball Flip-Chip BGA
  • Resolution: 16-Bit
  • Maximum Sample Rate:
    • DAC37J84: 1.6 GSPS
    • DAC38J84: 2.5 GSPS
  • Maximum Input Data Rate: 1.23GSPS
  • JESD204B Interface
    • 8 JESD204B Serial Input Lanes
    • 12.5 Gbps Maximum Bit Rate per Lane
    • Subclass 1 Multi-DAC Synchronization
  • On-Chip Very Low Jitter PLL
  • Selectable 1x -16x Interpolation
  • Independent Complex Mixers with 48-bit NCO/
    or ±n×Fs/8
  • Wideband Digital Quadrature Modulator Correction
  • Sinx/x Correction Filters
  • Fractional Sample Group Delay Correction
  • Multi-Band Mode: Digital Summation of Independent
    Complex Signals
  • 3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
  • Integrated Temperature Sensor
  • JTAG Boundary Scan
  • Terminal-Compatible with Dual-Channel DAC37J82/
    DAC38J82 Family
  • Power Dissipation: 1.8W at 2.5GSPS
  • Package: 10x10mm, 144-Ball Flip-Chip BGA

The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.

Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.

The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.

A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.

The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.

Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.

The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.

A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.
filter Buscar otro/a DAC de alta velocidad (> 10 MSPS)
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 16
Documentación principal Tipo Título Opciones de formato Fecha
* Data sheet Quad-Channel, 16-Bit, 1.6/2.5 GSPS, Digital-to-Analog Converters datasheet (Rev. B) 24 mar 2014
Application note DAC3xJ8x Device Initialization and SYSREF Configuration 27 sep 2017
User guide TSW14J10 FMC-USB Interposer Card User's Guide (Rev. B) 28 sep 2016
Design guide Wideband Receiver With 66AK2L06 JESD204B Attach to ADC32RF80 Reference Design 23 sep 2016
Application note 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 20 jun 2016
User guide TSW14J50 User's Guide (Rev. A) 25 abr 2016
User guide TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide (Rev. C) PDF | HTML 11 ene 2016
Technical article RF sampling: clocking is the key every time PDF | HTML 11 dic 2015
Technical article Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? PDF | HTML 02 dic 2015
Design guide 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 22 oct 2015
Application note System solution for avionics & defense 23 sep 2015
Technical article RF sampling: digital mixers make mixing fun PDF | HTML 17 sep 2015
White paper Ready to make the jump to JESD204B? White Paper (Rev. B) 19 mar 2015
EVM User's guide Altera JESD204B IP Core and TI DAC37J84 Hardware Checkout Report (Rev. A) 15 sep 2014
Design guide Analog Interfacing Networks for DAC348x and Modulators (TIDA-00077) (Rev. A) 14 ago 2013
Application note High Speed, Digital-to-Analog Converters Basics (Rev. A) 23 oct 2012

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

DAC38J84EVM — Módulo de evaluación DAC38J84 de DAC interpolante de 4 canales, 16 bits, 2,5 GSPS, 1x-16x

 The DAC3XJ8XEVM is an evaluation module (EVM) designed to evaluate the DAC3XJ8X family of high-speed, JESD204B interface DACs (DAC37J82, DAC37J84, DAC38J82, DAC38J84). The EVM includes an onboard clocking solution (LMK04828), transformer coupled outputs, full power solution, and easy-to-use (...)

Guía del usuario: PDF
No disponible en TI.com
Firmware

SLAC690 — TSW14J10EVM Xilinx Firmware Source

Productos y hardware compatibles

Productos y hardware compatibles
Descargar
Firmware

TI204C-IP — Request for JESD204 rapid design IP

The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)

Productos y hardware compatibles

Productos y hardware compatibles
Solicitar
GUI para el módulo de evaluación (EVM)

DATACONVERTERPRO-SW — High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

Productos y hardware compatibles

Productos y hardware compatibles
Descargar
GUI para el módulo de evaluación (EVM)

SLAC644 — DAC3XJ8XEVM Software

Productos y hardware compatibles

Productos y hardware compatibles
Descargar
GUI para el módulo de evaluación (EVM)

SLAC661 — TSW3xJ8xEVM Software

Productos y hardware compatibles

Productos y hardware compatibles
Descargar
Modelo de simulación

DAC38J84 IBIS Model

SLAM197.ZIP (50 KB) - IBIS Model
Descargar
Modelo de simulación

DAC38RF8x IBIS-AMI Model (Rev. A)

SLAM343A.ZIP (24658 KB) - IBIS-AMI Model
Descargar
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Solicitar
Diseños de referencia

TIDA-00684 — Diseño de referencia del generador de forma de onda arbitraria de ancho de banda alto: Salida de alt

En el diseño de referencia TIDA-00684 se desarrolla un módulo de evaluación (EVM) TSW3080 de cuatro canales que muestra cómo utilizar una interfaz de amplificador activo con el DAC38J84 para demostrar una interfaz de generador de forma de onda arbitraria. El DAC38J84 proporciona cuatro canales DAC (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDEP0081 — Diseño de referencia de diseño de receptor de banda ancha con conexión de 66AK2L06 JESD204B a ADC32R

Para desarrolladores de sistemas receptores de banda ancha que actualmente utilizan FPGA o ASIC para conectar convertidores de datos de alta velocidad a un procesador de banda base, que necesitan una comercialización más rápida con un mayor rendimiento y una reducción significativa de costos, (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDEP0060 — Diseño de referencia de sistema de radar optimizado con un DSP+ARM SoC

Para los desarrolladores de sistemas de radar modernos que actualmente utilizan un FPGA o ASIC para conectarse a convertidores de datos de alta velocidad, que necesitan un tiempo de comercialización más rápido con un mayor rendimiento y una reducción significativa en el costo, la potencia y el (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDEP0034 — Procesador 66AK2L06 DSP+ARM con conexión de JESD204B a ADC y DAC de banda ancha

For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-00996 — Diseño de referencia de transmisor múltiple sincronizado: Método de alineación temporal de varias DA

Para aumentar aún más el alcance, la tasa de datos y la fiabilidad de los modernos sistemas de comunicaciones móviles, los diseñadores de sistemas siguen haciendo más hincapié en los sistemas transmisores de antenas múltiples para lograr combinaciones de diversidad espacial y multiplexación (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-00409 — Diseño de referencia del transmisor de doble canal con ancho de banda de 1 GHz hasta 4 GHz

The TSW38J84 EVM reference design provides a platform to demonstrate a wideband dual transmit solution that incorporates an integrated LO.  The reference design utilizes the 2.5 GSPS DAC38J84 device with the high performance modulators: TRF3722 (including integrated PLL/VCO) and TRF3705. The (...)
Design guide: PDF
Esquema: PDF
Diseños de referencia

TIDA-00335 — Diseño de referencia de transmisor de alta frecuencia y alto ancho de banda

This design illustrates the circuit modifications required to support high bandwidth and  high frequency applications using current source DACs like the  DAC38J84 with the TRF3704 modulator.  The TRF3704 is a 6 GHz modulator capable of supporting wide BB bandwidths.  The (...)
Design guide: PDF
Esquema: PDF
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
FCCSP (AAV) 144 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL)/reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos