The ADS42JB69 and ADS42JB49 are high-linearity, dual-channel, 16- and 14-bit, 250-MSPS,
analog-to-digital converters (ADCs). These devices support the JESD204B serial interface with data
rates up to
3.125 Gbps. The buffered analog input provides uniform input impedance across a wide
frequency range while minimizing sample-and-hold glitch energy making it easy to drive analog
inputs up to very high input frequencies. A sampling clock divider allows more flexibility for
system clock architecture design.
The devices employ internal dither algorithms to provide excellent spurious-free
dynamic range (SFDR) over a large input frequency range.
| Documentación principal | Tipo | Título | Opciones de formato | Descargar la versión más reciente en inglés | Fecha |
|---|---|---|---|---|---|
| * | Hoja de datos | ADS42JBx9 Dual-Channel, 14- and 16-Bit, 250-MSPS Analog-to-Digital Converters datasheet (Rev. F) | PDF | HTML | 22/12/2014 | |
| Nota sobre la aplicación | Correcting the Low-Frequency Response of the ADS42LBxx, ADS42JBxx for Time-Domai | 2/05/2016 | |||
| Guía del usuario | TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide (Rev. C) | PDF | HTML | 11/01/2016 | ||
| Nota sobre la aplicación | Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) | 22/05/2015 | |||
| Informe | Ready to make the jump to JESD204B? White Paper (Rev. B) | 19/03/2015 | |||
| Guía del usuario | Interoperability of TI ADS42JB69 Family of JESD204B ADCs with Altera FPGAs | 4/10/2013 | |||
| Nota sobre la aplicación | Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) | 19/07/2013 | |||
| Nota sobre la aplicación | LMK04828 as a Clock Source for the ADS42JB69 | 14/11/2012 |
Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.
The ADS42JB49EVM is an evaluation module (EVM) that allows for the evaluation of Texas Instruments’ ADS42JB49 and LMK04828 clock jitter cleaner. The ADS42JB49 is a low power, 14-bit, 250-MSPS analog to digital converter (ADC) with a buffered analog input and outputs featuring a JESD204B (...)
La IP de diseño rápido JESD204 se diseñó para permitir a los ingenieros de FPGA lograr una ruta acelerada hacia un sistema JESD204 en funcionamiento. La IP se diseñó de manera que el procesamiento digital descendente y otras lógicas de aplicación estén aislados de la mayoría de las restricciones (...)
Esta interfaz gráfica de usuario (GUI) de convertidor de datos de alta velocidad pro es un programa para PC (compatible con Windows® XP/7/10) que está diseñado para ayudar en la evaluación de la mayoría de los convertidores de datos de alta velocidad (convertidor de señal analógica a digital [ADC] (...)
La calculadora del ingeniero analógico está diseñada para acelerar muchos de los cálculos repetitivos que los ingenieros de diseño de circuitos analógicos utilizan de forma habitual. Esta herramienta para PC proporciona una interfaz gráfica con una lista de varios cálculos comunes que van desde el (...)
| Encapsulado | Pines | Símbolos CAD, huellas y modelos 3D |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI.