製品詳細

Sample rate (Max) (MSPS) 1600 Resolution (Bits) 12 Number of input channels 4 Interface type JESD204B, JESD204C Analog input BW (MHz) 6000 Features Ultra High Speed Rating Automotive Input range (Vp-p) 0.8 Power consumption (Typ) (mW) 1910 Architecture Folding Interpolating SNR (dB) 57 ENOB (Bits) 9.1 SFDR (dB) 67 Operating temperature range (C) -40 to 125 Input buffer Yes
Sample rate (Max) (MSPS) 1600 Resolution (Bits) 12 Number of input channels 4 Interface type JESD204B, JESD204C Analog input BW (MHz) 6000 Features Ultra High Speed Rating Automotive Input range (Vp-p) 0.8 Power consumption (Typ) (mW) 1910 Architecture Folding Interpolating SNR (dB) 57 ENOB (Bits) 9.1 SFDR (dB) 67 Operating temperature range (C) -40 to 125 Input buffer Yes
FCCSP (AAV) 144 100 mm² 10 x 10
  • 車載アプリケーション用に AEC-Q100 認定取得済み
    • 温度グレード 1:–40℃~+125℃、TA
  • ADC コア:
    • 分解能:12 ビット
    • 最大サンプリング・レート:1.6GSPS
    • インターリーブなしのアーキテクチャ
    • 内部ディザリングにより高次高調波を低減
  • パフォーマンス仕様 (–1dBFS):
    • SNR (100MHz):57.4dBFS
    • ENOB (100MHz):9.1 ビット
    • SFDR (100MHz):64dBc
    • ノイズ・フロア (–20dBFS):-147dBFS
  • フルスケール入力電圧:800mVPP-DIFF
  • フルパワー入力帯域幅:6GHz
  • JESD204C シリアル・データ・インターフェイス:
    • 合計 2~8 (クワッド / デュアル・チャネル) または 1~4 (シングル・チャネル) の SerDes レーン数に対応
    • 最大ボーレート:17.16Gbps
    • 64B/66B と 8B/10B のエンコード・モード
    • Subclass-1 サポートによる決定論的レイテンシ
    • JESD204B レシーバと互換
  • 内部サンプリング・クロック生成のオプション
    • PLL および VCO (7.2~8.2GHz) 内蔵
  • SYSREF ウィンドウ処理により同期が簡単
  • 4 つのクロック出力によりシステム・クロック供給を簡素化
    • FPGA または隣接 ADC 用のリファレンス・クロック
    • SerDes トランシーバ用のリファレンス・クロック
  • パルス式システム用のタイムスタンプ入力および出力
  • 消費電力 (1GSPS):
    • クワッド・チャネル:477mW/チャネル
    • デュアル・チャネル:700mW/チャネル
    • シングル・チャネル:1000mW
  • 電源:1.1V、1.9V
  • 車載アプリケーション用に AEC-Q100 認定取得済み
    • 温度グレード 1:–40℃~+125℃、TA
  • ADC コア:
    • 分解能:12 ビット
    • 最大サンプリング・レート:1.6GSPS
    • インターリーブなしのアーキテクチャ
    • 内部ディザリングにより高次高調波を低減
  • パフォーマンス仕様 (–1dBFS):
    • SNR (100MHz):57.4dBFS
    • ENOB (100MHz):9.1 ビット
    • SFDR (100MHz):64dBc
    • ノイズ・フロア (–20dBFS):-147dBFS
  • フルスケール入力電圧:800mVPP-DIFF
  • フルパワー入力帯域幅:6GHz
  • JESD204C シリアル・データ・インターフェイス:
    • 合計 2~8 (クワッド / デュアル・チャネル) または 1~4 (シングル・チャネル) の SerDes レーン数に対応
    • 最大ボーレート:17.16Gbps
    • 64B/66B と 8B/10B のエンコード・モード
    • Subclass-1 サポートによる決定論的レイテンシ
    • JESD204B レシーバと互換
  • 内部サンプリング・クロック生成のオプション
    • PLL および VCO (7.2~8.2GHz) 内蔵
  • SYSREF ウィンドウ処理により同期が簡単
  • 4 つのクロック出力によりシステム・クロック供給を簡素化
    • FPGA または隣接 ADC 用のリファレンス・クロック
    • SerDes トランシーバ用のリファレンス・クロック
  • パルス式システム用のタイムスタンプ入力および出力
  • 消費電力 (1GSPS):
    • クワッド・チャネル:477mW/チャネル
    • デュアル・チャネル:700mW/チャネル
    • シングル・チャネル:1000mW
  • 電源:1.1V、1.9V

ADC12xJ1600-Q1 は、クワッド、デュアル、シングル・チャネル、12 ビット、1.6GSPS の A/D コンバータ (ADC) ファミリです。ADC12xJ1600-Q1 は、低消費電力、高いサンプリング・レート、12 ビットの分解能により、光検出および距離測定 (LiDAR) システムに理想的です。ADC12xJ1600-Q1 は 車載用アプリケーション向けに認定済みです。

6GHz のフルパワー入力帯域幅 (-3dB) により、周波数変調連続波 (FMCW) LiDAR システムに適した平坦な周波数応答と、パルス・ベースのシステムに適した狭いインパルス応答が得られます。このフルパワー入力帯域幅により、 L バンドおよび S バンド直接 RF サンプリングも可能です。

システムのハードウェア要件を緩和するため、いくつかのクロック供給機能が内蔵されています (例:サンプリング・クロックを生成するための電圧制御発振器 (VCO) を内蔵した内部位相ロック・ループ (PLL))。FPGA または ASIC のロジックと SerDes にクロックを供給するために 4 つのクロック出力が備わっています。パルス式システムのためにタイムスタンプ入力および出力が備わっています。

JESD204C シリアル・インターフェイスにより、プリント基板 (PCB) の配線の量を減らすことで、システムを小型化できます。インターフェイス・モードは 2~8 レーン (デュアル・チャネルとクワッド・チャネルのデバイスの場合)、または 1~4 レーン (シングル・チャネル・デバイスの場合) を最大 17.16Gbps の SerDes ボーレートでサポートしているため、各アプリケーションに最適な構成を実現できます。

ADC12xJ1600-Q1 は、クワッド、デュアル、シングル・チャネル、12 ビット、1.6GSPS の A/D コンバータ (ADC) ファミリです。ADC12xJ1600-Q1 は、低消費電力、高いサンプリング・レート、12 ビットの分解能により、光検出および距離測定 (LiDAR) システムに理想的です。ADC12xJ1600-Q1 は 車載用アプリケーション向けに認定済みです。

6GHz のフルパワー入力帯域幅 (-3dB) により、周波数変調連続波 (FMCW) LiDAR システムに適した平坦な周波数応答と、パルス・ベースのシステムに適した狭いインパルス応答が得られます。このフルパワー入力帯域幅により、 L バンドおよび S バンド直接 RF サンプリングも可能です。

システムのハードウェア要件を緩和するため、いくつかのクロック供給機能が内蔵されています (例:サンプリング・クロックを生成するための電圧制御発振器 (VCO) を内蔵した内部位相ロック・ループ (PLL))。FPGA または ASIC のロジックと SerDes にクロックを供給するために 4 つのクロック出力が備わっています。パルス式システムのためにタイムスタンプ入力および出力が備わっています。

JESD204C シリアル・インターフェイスにより、プリント基板 (PCB) の配線の量を減らすことで、システムを小型化できます。インターフェイス・モードは 2~8 レーン (デュアル・チャネルとクワッド・チャネルのデバイスの場合)、または 1~4 レーン (シングル・チャネル・デバイスの場合) を最大 17.16Gbps の SerDes ボーレートでサポートしているため、各アプリケーションに最適な構成を実現できます。

ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品。
NEW ADC12QJ1600-EP プレビュー エンハンスド製品、JESD204C インターフェイス搭載、クワッドチャンネル、12 ビット、1.6GSPS ADC The -EP grade has extended temperature, SnPb balls, and controls for single-site production, test and assembly.
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
ADC09QJ1300-Q1 アクティブ 車載対応、JESD204C インターフェイス搭載、クワッドチャネル、9 ビット、1.3GSPS A/D コンバータ (ADC) Pin and function compatible with lower resolution

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
5 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ADC12xJ1600-Q1 クワッド / デュアル / シングル・チャネル、1.6GSPS、12 ビット、JESD204C インターフェイス搭載のアナログ / デジタル・コンバータ (ADC) データシート (Rev. A 翻訳版) PDF | HTML 英語版をダウンロード (Rev.A) PDF | HTML 2021年 11月 8日
アプリケーション・ノート Time of Flight and LIDAR - Optical Front End Design (Rev. A) PDF | HTML 2022年 4月 29日
アプリケーション・ノート Powering Sensitive Noise ADC Designs with the TPS62913 Buck Converter PDF | HTML 2022年 2月 28日
技術記事 Keys to quick success using high-speed data converters 2020年 10月 13日
EVM ユーザー ガイド (英語) Learning Board 2 EVM User's Guide 2020年 7月 20日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

ADC12QJ1600EVM — ADC12QJ1600 JESD204C インターフェイス搭載、クワッドチャネル、12 ビット、1.6GSPS ADC の評価基板

ADC12QJ1600 評価基板 (EVM) を使用すると、ADC12QJ1600-Q1 製品を評価できます。ADC12QJ1600-Q1 は、バッファ付きアナログ入力を採用しているほか、JESD204B/C インターフェイス実装のデジタル・ダウンコンバータを内蔵した、低消費電力、12 ビット、クワッドチャネル、1.6GSPS の A/D コンバータ (ADC) です。この評価基板 (EVM) は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。

この評価基板 (EVM) は、JESD204B/C クロック・ジェネレータである LMK04828 (...)

ユーザー・ガイド: PDF
TI.com で取り扱いなし
評価ボード

TSW12QJ1600EVM — ADC12QJ1600-Q1 8 チャネル (同期 4 チャネル x 2 組)、12 ビット、1.6GSPS、JESD204C インターフェイス搭載 ADC の評価基板

TSW12QJ1600 評価基板 (EVM) を使用すると、さまざまなフロント・エンド・オプションが利用できる A/D コンバータ (ADC) である ADC12QJ1600-Q1 を評価できます。ADC12QJ1600-Q1 は、4 個のアナログ入力チャネルを実装し、最大 1.6GSPS (ギガサンプル/秒) のサンプリング・レートで動作できる 12 ビット ADC です。

このデザインは、2 個の ADC12QJ1600-Q1 デバイスを同じプリント基板 (PCB) に搭載しています。このデザインを活用して、複数の ADC (...)

ユーザー・ガイド: PDF
TI.com で取り扱いなし
ファームウェア

TI-JESD204-IP — 高速データ・コンバータへの FPGA 接続に役立つ、JESD204 Rapid Design IP (JESD204 採用の迅速設計知的財産)

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように設計者を支援します。

JESD204 rapid design IP (迅速設計知的財産) は、TI (...)

サポート・ソフトウェア

DATACONVERTERPRO-SW — 高速データ・コンバータ・プロ・ソフトウェア

この「高速データ・コンバータ Pro GUI」は、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ・コンバータとアナログ・フロント・エンド (AFE) の各プラットフォームの評価を支援する設計を採用しています。DATACONVERTERPRO-SW は、データ・キャプチャとパターン・ジェネレータのカードである TSW14xxx (...)
ユーザー・ガイド: PDF | HTML
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
FCCSP (AAV) 144 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ