ADS58B19
- ADS58B18: 11-Bit, 200MSPS
- ADS58B19: 9-Bit, 250MSPS
- Integrated High-Impedance Analog Input Buffer
- Ultralow Power:
- Analog Power: 258mW at 200MSPS
- I/O Power: 69mW (DDR LVDS, low LVDS swing)
- High Dynamic Performance:
- ADS58B18: 66dBFS SNR and 81dBc SFDR at 150MHz
- ADS58B19: 55.7dBFS SNR and 76dBc SFDR at 150MHz
- Enhanced SNR Using TI-Proprietary SNRBoost Technology (ADS58B18 Only)
- –77.7dBFS SNR in 20MHz Bandwidth
- Dynamic Power Scaling with Sample Rate
- Output Interface:
- Double Data Rate (DDR) LVDS with Programmable Swing and Strength
- Standard Swing: 350mV
- Low Swing: 200mV
- Default Strength: 100Ω Termination
- 2x Strength: 50Ω Termination
- 1.8V Parallel CMOS Interface Also Supported
- Double Data Rate (DDR) LVDS with Programmable Swing and Strength
- Programmable Gain for SNR/SFDR Trade-Off
- DC Offset Correction
- Supports Low Input Clock Amplitude
- Package: QFN-48 (7mm × 7mm)
PowerPAD is a trademark of Texas Instruments Incorporated.
All other trademarks are the property of their respective owners.
The ADS58B18/B19 are members of the ultralow power ADS4xxx analog-to-digital converter (ADC) family that features integrated analog buffers and SNRBoost technology. The ADS58B18 and ADS58B19 are 11-bit and 9-bit ADCs with sampling rates up to 200MSPS and 250MSPS, respectively. Innovative design techniques are used to achieve high dynamic performance while consuming extremely low power. The analog input pins have buffers with constant performance and input impedance across a wide frequency range. This architecture makes these parts well-suited for multi-carrier, wide bandwidth communications applications such as PA linearization.
The ADS58B18 uses TI-proprietary SNRBoost technology that can be used to overcome SNR limitation as a result of quantization noise for bandwidths less than Nyquist (fS/2).
Both devices have gain options that can be used to improve SFDR performance at lower full-scale input ranges, especially at very high input frequencies. They also include a dc offset correction loop that can be used to cancel the ADC offset. At lower sampling rates, the ADC automatically operates at scaled-down power with no loss in performance.
These devices support both double data rate (DDR) low-voltage differential signaling (LVDS) and parallel CMOS digital output interfaces. The low data rate of the DDR LVDS interface (maximum 500Mbps) makes it possible to use low-cost field-programmable gate array (FPGA)-based receivers. They have a low-swing LVDS mode that can be used to further reduce the power consumption. The strength of the LVDS output buffers can also be increased to support 50Ω differential termination.
The ADS58B18/B19 are both available in a compact QFN-48 package and specified over the industrial temperature range (–40°C to +85°C).
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | 11-Bit, 200MSPS/9-Bit, 250MSPS, Ultralow-Power ADCs with Analog Buffer データシート (Rev. D) | 2011/01/28 | |||
| * | ユーザー・ガイド | Interfacing Altera FPGAs to ADS4249 and DAC3482 (TIDA-00069 Reference Guide) | 2012/07/10 | |||
| アプリケーション・ノート | High-Speed, Analog-to-Digital Converter Basics | 2012/01/11 | ||||
| アプリケーション・ノート | Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters （英語） (Rev. A) | 2010/09/10 | ||||
| アプリケーション・ノート | Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio | 2009/04/28 | ||||
| アプリケーション・ノート | CDCE62005 as Clock Solution for High-Speed ADCs | 2008/09/04 | ||||
| アプリケーション・ノート | CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters | 2008/06/08 | ||||
| アプリケーション・ノート | Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 | 2008/06/02 | ||||
| アプリケーション・ノート | QFN Layout Guidelines | 2006/07/28 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADS58B19EVM — ADS58B19 9 ビット、250MSPS、A/D コンバータの評価基板
ADS58B19EVM は、テキサス インスツルメンツの ADS58B19EVM デバイスの性能を評価するための回路基板です。このデバイスは、超低消費電力、9 ビット、250MSPS の A/D コンバータです。この ADC は、バッファ付きのアナログ入力と、構成可能なパラレル DDR LVDS または CMOS 出力を採用しています。この評価基板 (EVM) を採用すると、クロック、入力、電源電圧に関するさまざまな条件を使用して ADS58B19EVM をテストするためのフレキシブルな環境を実現できます。
ADS58B19EVM は、10 出力、低ジッタのクロック シンクロナイザ / ジッタ (...)
TSW3085EVM — TSW3085EVM
The TSW3085 Evalutaion Module is a circuit board that allows system designers to evaluate the combined performance of Texas Instruments' transmit signal chain with the LMK04806B (formally National Semiconductor) low noise clock generator/jitter cleaner. For ease of use as a complete RF transmit (...)
DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31
この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)
SLAC384 — ADS41xx SPI GUI rev1.6
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
アナログ エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に使用する反復的な計算の多くを迅速化します。この PC ベース ツールはグラフィカル インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ (ADC) のドライブ バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。
スタンドアロン ツールとして使用できるほか、『アナログ回路設計式一覧ポケット ガイド』で説明されているコンセプトと組み合わせることもできます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。