DAC37J84
- Resolution: 16-Bit
- Maximum Sample Rate:
- DAC37J84: 1.6 GSPS
- DAC38J84: 2.5 GSPS
- Maximum Input Data Rate: 1.23GSPS
- JESD204B Interface
- 8 JESD204B Serial Input Lanes
- 12.5 Gbps Maximum Bit Rate per Lane
- Subclass 1 Multi-DAC Synchronization
- On-Chip Very Low Jitter PLL
- Selectable 1x -16x Interpolation
- Independent Complex Mixers with 48-bit NCO/
or ±n×Fs/8 - Wideband Digital Quadrature Modulator Correction
- Sinx/x Correction Filters
- Fractional Sample Group Delay Correction
- Multi-Band Mode: Digital Summation of Independent
Complex Signals - 3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
- Integrated Temperature Sensor
- JTAG Boundary Scan
- Terminal-Compatible with Dual-Channel DAC37J82/
DAC38J82 Family - Power Dissipation: 1.8W at 2.5GSPS
- Package: 10x10mm, 144-Ball Flip-Chip BGA
The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.
Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.
The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.
A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | Quad-Channel, 16-Bit, 1.6/2.5 GSPS, Digital-to-Analog Converters データシート (Rev. B) | PDF | HTML | 2014/03/24 | ||
| アプリケーション・ノート | DAC3xJ8x Device Initialization and SYSREF Configuration | 2017/09/27 | ||||
| アプリケーション・ノート | System solution for avionics & defense | 2015/09/23 | ||||
| ホワイト・ペーパー | Ready to make the jump to JESD204B? White Paper (Rev. B) | 2015/03/19 | ||||
| EVM ユーザー ガイド (英語) | Altera JESD204B IP Core and TI DAC37J84 Hardware Checkout Report (Rev. A) | 2014/09/15 | ||||
| 設計ガイド | Analog Interfacing Networks for DAC348x and Modulators (TIDA-00077) (Rev. A) | 2013/08/14 | ||||
| アプリケーション・ノート | DAC348x Device Configuration and Synchronization | 2013/02/18 | ||||
| アプリケーション・ノート | High Speed, Digital-to-Analog Converters Basics (Rev. A) | 2012/10/23 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31
この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)
SLAC644 — DAC3XJ8XEVM Software
SLAC661 — TSW3xJ8xEVM Software
TIDA-00335 — 高帯域幅、高周波トランスミッタのリファレンス デザイン
このリファレンス デザインでは、DAC38J84 のような電流源 DAC を TRF3704 変調器と組み合わせて、高帯域および高周波のアプリケーションをサポートする場合に必要とされる回路の変更を示します。 TRF3704 は、広帯域ベースバンドに対応可能な 6 GHz モジュレータです。 DAC38J84 は、ベースバンド帯域幅の 600MHz をサポートできる 2.5GSPS のコンバータです。 この組み合わせにより、従来の高性能通信システムでは実現が困難だった周波数帯および帯域幅での動作が可能になります。
TIDA-00409 — 1GHz 帯域幅、デュアル チャネル トランスミッタ、最大 4GHz、リファレンス デザイン
TSW38J84 EVM リファレンス デザインは、LO 内蔵の、広帯域のデュアル送信ソリューションを実証するプラットフォームを提供します。 このリファレンス デザインでは、高性能モジュレータとともに 2.5GSPS の DAC38J84 デバイスを使用しています: TRF3722 (内蔵 PLL/VCO を含む) と TRF3705。TRF3722 と TRF3705 を組み合わせることで、デュアル送信ソリューションを構成できます。TRF3722 は両方のモジュレータ用のローカル オシレータ (LO) を生成します。DAC38J84 (...)
TIDA-00996 — 同期式マルチ トランスミッタのリファレンス デザイン：複数の DAC を時間整合させる方法
現代のモバイル通信システムにおける通信距離、データ レート、信頼性をさらに向上させるために、システム設計者は空間ダイバーシティと空間多重化の組み合わせを実現するために、マルチアンテナ送信システムにさらに重点を置いています。このような実装により、伝送媒体におけるパス損失やマルチパス効果をさらに補償することが可能になります。これらの実装は、通信距離やデータ レートの向上、信頼性の改善にもつながる可能性があります。ビーム フォーミング技術を用いたマルチアンテナ (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。