ホーム データ コンバータ A/D コンバータ (ADC) 高速 ADC (10MSPS 超過)
ホーム
データ コンバータ
A/D コンバータ (ADC)
高速 ADC (10MSPS 超過)

ADC12DJ5200RF

アクティブ

デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS、RF サンプリング 12 ビット ADC

ご注文はこちら
データシート

ADC12DJ5200RF

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (max) (Msps) 5200, 10400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.825 Power consumption (typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 5200, 10400 Resolution (Bits) 12 Number of input channels 1, 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.825 Power consumption (typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (°C) -40 to 85 Input buffer Yes
FCCSP (AAV) 144 100 mm² (10 mm × 10 mm) FCCSP (ZEG) 144 100 mm² (10 mm × 10 mm)
  • ADC core:
    • 12-bit resolution
    • Up to 10.4GSPS in single-channel mode
    • Up to 5.2GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (–20dBFS, VFS = 1VPP-DIFF):
      • Dual-channel mode: –151.8dBFS/Hz
      • Single-channel mode: –154.4dBFS/Hz
    • ENOB (dual channel, FIN = 2.4GHz): 8.6 Bits
  • Buffered analog inputs with VCMI of 0V:
    • Analog input bandwidth (–3dB): 8GHz
    • Usable input frequency range: > 10GHz
    • Full-scale input voltage (VFS, default): 0.8VPP
  • Noiseless aperture delay (tAD) adjustment:
    • Precise sampling control: 19fs Step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204C serial data interface:
    • Maximum lane rate: 17.16Gbps
    • Support for 64b/66b and 8b/10b encoding
    • 8b/10b modes are JESD204B compatible
  • Optional digital down-converters (DDC):
    • 4x, 8x, 16x and 32x complex decimation
    • Four independent 32-Bit NCOs per DDC
  • Peak RF Input Power (Diff): +26.5dBm (+ 27.5dBFS, 560x fullscale power)
  • Programmable FIR filter for equalization
  • Power consumption: 4W
  • Power supplies: 1.1V, 1.9V
  • ADC core:
    • 12-bit resolution
    • Up to 10.4GSPS in single-channel mode
    • Up to 5.2GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (–20dBFS, VFS = 1VPP-DIFF):
      • Dual-channel mode: –151.8dBFS/Hz
      • Single-channel mode: –154.4dBFS/Hz
    • ENOB (dual channel, FIN = 2.4GHz): 8.6 Bits
  • Buffered analog inputs with VCMI of 0V:
    • Analog input bandwidth (–3dB): 8GHz
    • Usable input frequency range: > 10GHz
    • Full-scale input voltage (VFS, default): 0.8VPP
  • Noiseless aperture delay (tAD) adjustment:
    • Precise sampling control: 19fs Step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204C serial data interface:
    • Maximum lane rate: 17.16Gbps
    • Support for 64b/66b and 8b/10b encoding
    • 8b/10b modes are JESD204B compatible
  • Optional digital down-converters (DDC):
    • 4x, 8x, 16x and 32x complex decimation
    • Four independent 32-Bit NCOs per DDC
  • Peak RF Input Power (Diff): +26.5dBm (+ 27.5dBFS, 560x fullscale power)
  • Programmable FIR filter for equalization
  • Power consumption: 4W
  • Power supplies: 1.1V, 1.9V

The ADC12DJ52x0RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10GHz. ADC12DJ52x0RF can be configured as a dual-channel, 5.2GSPS ADC or single-channel, 10.4GSPS ADC. Support of a useable input frequency range of up to 10GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ52x0RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.

Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.

The ADC12DJ52x0RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10GHz. ADC12DJ52x0RF can be configured as a dual-channel, 5.2GSPS ADC or single-channel, 10.4GSPS ADC. Support of a useable input frequency range of up to 10GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC12DJ52x0RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.

Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.
filter その他の 高速 ADC (10MSPS 超過) を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品。
ADC12DJ5200-SP アクティブ 耐放射線特性、300krad、12 ビット、デュアル 5.2GSPS またはシングル 10.4GSPS ADC ADC12DJ5200-SP has qualification and screening completed similar to QML Y.
ADC12DJ5200-EP アクティブ エンハンスド製品、デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS、12 ビット ADC ADC12DJ5200-EP extends the temperature range and has further controls in place for single-site production, testing and assembly.
比較対象デバイスと同等の機能で、ピン互換製品。
ADC08DJ5200RF アクティブ デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS、RF サンプリング 8 ビット ADC ADC08DJ5200RF offers lower resolution and no DDC.
ADC12DJ4000RF アクティブ デュアルチャネル 4GSPS またはシングルチャネル 8GSPS、RF サンプリング 12 ビット ADC ADC12DJ4000RF offers lower power with the same features.

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
17 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート ADC12DJ52x0RF 10.4GSPS Single-Channel or 5.2GSPS Dual-Channel, 12-bit, RF-Sampling Analog-to-Digital Converter (ADC) データシート (Rev. H) PDF | HTML 2026/08/21
アプリケーション・ノート データ コンバータ設計のための TI クロック ツールの活用 PDF | HTML PDF | HTML 2026/04/24
アプリケーション・ノート 適切な高速 A/D コンバータの通過帯域平坦性の解明 Part 1 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025/11/26
アプリケーション・ノート 適切な高速 D/A コンバータの通過帯域平坦性の解明、第 2 部 PDF | HTML 英語版 PDF | HTML 2025/11/24
アプリケーション・ノート RF コンバータのアナログ入力に関する謎の全容解明 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2025/05/16
アプリケーション・ノート Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends PDF | HTML 2025/03/28
アプリケーション・ノート Evaluating High-Speed, RF ADC Converter Front-end Architectures PDF | HTML 2025/03/26
アプリケーション・ノート Coherently Sampling in High-Speed Data-Converter Testing PDF | HTML 2025/02/27
アプリケーション・ノート The 3rd dB: Why a Lossy Attenuation Network Pad Works Well With RF ADCs PDF | HTML 2025/02/19
ホワイト・ペーパー 低ノイズ電源デバイスによる電源アーキテクチャの簡素化 (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2024/11/19
アナログ デザイン ジャーナル アンチエイリアシング フィルタ設計手法に よるアクティブ RF コンバータ フロント エン ドの改善方法 PDF | HTML 英語版 PDF | HTML 2024/06/26
アプリケーション・ノート Improve SFDR Using Calibration in High-Speed ADCs PDF | HTML 2023/06/19
Third party document JESD204C Intel® FPGA IP and TI ADC12DJ5200RF Interoperability Report for Intel® Stratix® 10 Devices 2021/07/22
アナログ デザイン ジャーナル Clutter‐free power supplies for RF converters in radar applications (Part 1)  2021/03/18
アプリケーション・ノート Impact of PLL Jitter to GSPS ADC's SNR and Performance Optimization 2020/11/11
アプリケーション・ノート Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter PDF | HTML 2020/09/30
技術記事 So, what are S-parameters anyway? PDF | HTML 2019/05/23

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC12DJ5200RFEVM — ADC12DJ5200RF RF サンプリング、12 ビット、デュアル 5.2GSPS またはシングル 10.4GSPS ADC の評価基板

ADC12DJ5200RF 評価モジュール (EVM) は、ADC12DJ5200RF ファミリの高速アナログ/デジタル コンバータ (ADC) を評価するために設計されています。この評価基板は、JESD204B インターフェイス付きの 12 ビット、デュアル チャネル 5.2GSPS またはシングル チャネル 10.4GSPS ADC、ADC12DJ5200RF を実装しており、ファミリのすべての分解能およびサンプルレートのデバイスを評価できます。
ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

TRF1208-ADC12DJ5200RFEVM — TRF1208 高速 RF サンプリング FDA (完全差動アンプ) (ADC12DJ5200RF 搭載) の評価基板

TRF1208-ADC12DJ5200RF 評価モジュール (EVM) は、ADC12DJ5200RF ファミリの高速アナログ/デジタル コンバータ (ADC) を評価するために設計されています。この評価基板は、JESD204B インターフェイス付きの 12 ビット、デュアル チャネル 5.2GSPS またはシングル チャネル 10.4GSPS ADC、ADC12DJ5200RF を実装しており、ファミリのすべての分解能およびサンプルレートのデバイスを評価できます。
ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

ANNAP-3P-WWDM60 — Annapolis Microsystems 4-channel ADC, 2-channel DAC FPGA mezzanine card up to 10GSPS

This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
購入先：Annapolis Micro Systems
サポート対象の製品とハードウェア
ファームウェア

SLWC120 — TSW14J57 ADC12DJ5200RF Reference Design Firmware

サポート対象の製品とハードウェア
ファームウェア

TI204C-IP — Request for JESD204 rapid design IP

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI の高速データ (...)

サポート対象の製品とハードウェア
評価基板 (EVM) 向けの GUI

DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31

この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)

サポート対象の製品とハードウェア
シミュレーション・モデル

ADC12DJ5200RF IBIS and IBIS-AMI Model (Rev. A)

SLVMD65A.ZIP (49879 KB) - IBIS-AMI モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

ADC12DJ5200RF S-Parameter Model

SLVMDX5.ZIP (1563 KB) - S パラメータモデル
サポート対象の製品とハードウェア
計算ツール

ADC12DJ5200RF-CALC — ADC12DJ5200RF 入力ネットワークのフルスケール計算ツール。

Calculation tool referenced in application note SLVAFZ7.
サポート対象の製品とハードウェア
計算ツール

ADC12DJ5200RF-HSACCURACY-CALC — Accuracy calculation for ADC12DJ5200RF with amplifier input

DC accuracy calculator which accounts for ADC and amplifier noise and imperfections.
サポート対象の製品とハードウェア
計算ツール

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

この Excel カリキュレータは、システム設計者がダイレクト RF サンプリングレシーバの設計とデバッグを簡素化する方法を提供します。周波数計画、アナログ フィルタリング、デシメーション フィルタのスプリアス位置の 3 つの機能を備えています。

コンセプト フェーズでは、周波数計画ツールを使用して、ADC サンプリング レートと入力周波数の両方の位置を微調整し、ブロッキング イベント時にスプリアス フリー ダイナミック レンジ (SFDR) を最適化できます。一部の設計は、その両方に対応する柔軟性があります。L バンド レシーバやワイヤレス (...)

サポート対象の製品とハードウェア
設計ツール

SLVRBH0 — ADC12DJ5200RF-EVM Assembly Package

サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-010128 — 12 ビット デジタイザ向け、スケーラブル 20.8GSPS のリファレンス デザイン

このリファレンス デザインは、RF サンプリング A/D コンバータ (ADC) をタイム インターリーブ構成で使用して、20.8GSPS のサンプリング システムを実現する方法を提示しています。タイム インターリーブという方式は、サンプリング レートを向上させるための実績ある従来型の方法です。ただし、性能を向上させるには、複数使用している個別 ADC のオフセット、ゲイン、サンプリング時間に関する不整合を一致させることが不可欠です。サンプリング クロックが高くなるほど、インターリーブ型の複雑度が高くなります。複数の ADC の間での位相の一致は、より良い SFDR と ENOB (...)
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-01027 — 12.8GSPS データ アクイジション システムの性能を最大化する低ノイズ電源のリファレンス デザイン

このリファレンス デザインでは、12.8GSPS を超える超高速データ アクイジション (DAQ) システム用の、効率的で低ノイズな 5 レールの電源の設計を示します。入力電流リップルを最小化し、周波数成分を制御するために、電源の DC/DC コンバータは周波数同期および位相シフトされます。高性能 HotRod™ パッケージング技術を使用することで、潜在的な放射電磁妨害 (EMI) を最小限に抑えています。
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-01028 — 高速オシロスコープおよび広帯域デジタイザ向けの 12.8GSPS アナログ フロント エンドのリファレンス デザイン

このリファレンス デザインは、インターリーブ型 RF サンプリング A/D コンバータ（ADC）を使用して、12.8GSPS のサンプリング速度を実現します。これは、タイム インターリーブを行う 2 個の RF サンプリング ADC を使用して行われます。インターリーブを行うには、これらの ADC 間で位相シフトを実現する必要があります。このリファレンス デザインは、ADC12DJ3200 のノイズレス アパーチャ遅延調整（tAD Adjust）機能を使用して位相シフトを実現します。この機能は、インターリーブ型の ADC に特有の不一致を最小化し、SNR、ENOB、SFDR (...)
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCCSP (AAV) 144 Ultra Librarian
FCCSP (ZEG) 144 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ