製品詳細

Sample rate (Max) (MSPS) 5200, 10400 Resolution (Bits) 12 Number of input channels 2, 1 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.825 Power consumption (Typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (C) -40 to 85 Input buffer Yes
Sample rate (Max) (MSPS) 5200, 10400 Resolution (Bits) 12 Number of input channels 2, 1 Interface type JESD204B, JESD204C Analog input BW (MHz) 7900 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.825 Power consumption (Typ) (mW) 4000 Architecture Folding Interpolating SNR (dB) 55.6 ENOB (Bits) 8.8 SFDR (dB) 65 Operating temperature range (C) -40 to 85 Input buffer Yes
FCBGA (AAV) 144 100 mm² 10 x 10
  • ADC コア:
    • 12 ビット分解能
    • シングル・チャネル・モードで最大 10.4GSPS
    • デュアル・チャネル・モードで最大 5.2GSPS
  • 性能仕様
    • ノイズ・フロア (-20dBFS、VFS = 1VPP-DIFF):
      • デュアル・チャネルモード:-151.8dBFS/Hz
      • シングル・チャネルモード:-154.4dBFS/Hz
    • ENOB (デュアル・チャネル、FIN = 2.4GHz):8.6 ビット
  • バッファ付きアナログ入力、VCMI = 0V:
    • アナログ入力帯域幅 (-3dB):8GHz
    • 使用可能な入力周波数範囲:> 10GHz
    • フルスケール入力電圧 (VFS、デフォルト):0.8Vpp
  • ノイズなしのアパーチャ遅延 (tAD) 調整:
    • 高精度サンプリング制御:19fs ステップ
    • 同期およびインターリーブ動作を簡素化
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能:
    • SYSREFタイミングの自動較正
    • サンプル・マーキング用のタイムスタンプ
  • JESD204C シリアル・データ・インターフェイス:
    • 最大レーン速度:17.16Gbps
    • 64b/66b および 8b/10b エンコードのサポート
    • 8b/10b モードは JESD204B 互換
  • オプションのデジタル・ダウン・コンバータ (DDC):
    • 4x 、8x 、16x および 32x の複素数間引き
    • DDC ごとに 4 つの独立した 32 ビット NCO
  • ピーク RF 入力電力 (差動):+26.5dBm (+27.5dBFS、560x フルスケール電力)
  • イコライゼーション用のプログラム可能な FIR フィルタ
  • 消費電力:4W
  • 電源:1.1V、1.9V
  • ADC コア:
    • 12 ビット分解能
    • シングル・チャネル・モードで最大 10.4GSPS
    • デュアル・チャネル・モードで最大 5.2GSPS
  • 性能仕様
    • ノイズ・フロア (-20dBFS、VFS = 1VPP-DIFF):
      • デュアル・チャネルモード:-151.8dBFS/Hz
      • シングル・チャネルモード:-154.4dBFS/Hz
    • ENOB (デュアル・チャネル、FIN = 2.4GHz):8.6 ビット
  • バッファ付きアナログ入力、VCMI = 0V:
    • アナログ入力帯域幅 (-3dB):8GHz
    • 使用可能な入力周波数範囲:> 10GHz
    • フルスケール入力電圧 (VFS、デフォルト):0.8Vpp
  • ノイズなしのアパーチャ遅延 (tAD) 調整:
    • 高精度サンプリング制御:19fs ステップ
    • 同期およびインターリーブ動作を簡素化
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能:
    • SYSREFタイミングの自動較正
    • サンプル・マーキング用のタイムスタンプ
  • JESD204C シリアル・データ・インターフェイス:
    • 最大レーン速度:17.16Gbps
    • 64b/66b および 8b/10b エンコードのサポート
    • 8b/10b モードは JESD204B 互換
  • オプションのデジタル・ダウン・コンバータ (DDC):
    • 4x 、8x 、16x および 32x の複素数間引き
    • DDC ごとに 4 つの独立した 32 ビット NCO
  • ピーク RF 入力電力 (差動):+26.5dBm (+27.5dBFS、560x フルスケール電力)
  • イコライゼーション用のプログラム可能な FIR フィルタ
  • 消費電力:4W
  • 電源:1.1V、1.9V

ADC12DJ5200RF デバイスは、RF サンプリング、ギガ・サンプルの A/D コンバータ (ADC) で、DC から 10GHz 超までの入力周波数を直接サンプリングできます。 ADC12DJ5200RF ADC12DJ5200RF はデュアル・チャネル 5.2GSPS の ADC、またはシングル・チャネル 10.4GSPS の ADC として構成できます。使用可能な入力周波数帯域が最高 10GHz であるため、L バンド、S バンド、C バンド、X バンドを直接 RF サンプリングでき、多様な周波数に対応したシステムを実現できます。

ADC12DJ5200RF は、最大 17.16Gbps のライン速度をサポートする最大 16 個のシリアル化されたレーンを備えた、高速な JESD204C 出力インターフェイスを使っています。JESD204C subclass-1 により、決定論的レイテンシおよびマルチデバイス同期をサポートしています。JESD204C インターフェイスは、ライン速度とレーン数との間でトレードオフのバランスを取るように構成できます。8b/10b と 64b/66b の両方のデータ・エンコードをサポートしています。64b/66b エンコードでは、前方誤り訂正 (FEC) によるビット・エラー率の改善をサポートしています。このインターフェイスは、 JESD204B レシーバと下位互換性があります。

ノイズなしのアパーチャ遅延調整や、SYSREF ウィンドウ処理などの革新的な同期機能により、マルチ・チャネル・アプリケーションのシステム設計を簡素化できます。オプションのデジタル・ダウン・コンバータ (DDC) を使用すると、ベースバンドへのデジタル変換を実行でき、またインターフェイス速度を低減できます。プログラム可能な FIR フィルタにより、オンチップのイコライゼーションが可能です。

ADC12DJ5200RF デバイスは、RF サンプリング、ギガ・サンプルの A/D コンバータ (ADC) で、DC から 10GHz 超までの入力周波数を直接サンプリングできます。 ADC12DJ5200RF ADC12DJ5200RF はデュアル・チャネル 5.2GSPS の ADC、またはシングル・チャネル 10.4GSPS の ADC として構成できます。使用可能な入力周波数帯域が最高 10GHz であるため、L バンド、S バンド、C バンド、X バンドを直接 RF サンプリングでき、多様な周波数に対応したシステムを実現できます。

ADC12DJ5200RF は、最大 17.16Gbps のライン速度をサポートする最大 16 個のシリアル化されたレーンを備えた、高速な JESD204C 出力インターフェイスを使っています。JESD204C subclass-1 により、決定論的レイテンシおよびマルチデバイス同期をサポートしています。JESD204C インターフェイスは、ライン速度とレーン数との間でトレードオフのバランスを取るように構成できます。8b/10b と 64b/66b の両方のデータ・エンコードをサポートしています。64b/66b エンコードでは、前方誤り訂正 (FEC) によるビット・エラー率の改善をサポートしています。このインターフェイスは、 JESD204B レシーバと下位互換性があります。

ノイズなしのアパーチャ遅延調整や、SYSREF ウィンドウ処理などの革新的な同期機能により、マルチ・チャネル・アプリケーションのシステム設計を簡素化できます。オプションのデジタル・ダウン・コンバータ (DDC) を使用すると、ベースバンドへのデジタル変換を実行でき、またインターフェイス速度を低減できます。プログラム可能な FIR フィルタにより、オンチップのイコライゼーションが可能です。

ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品。
NEW ADC12DJ5200-SP プレビュー 宇宙対応、放射線耐性保証 (RHA)、300krad、12 ビット、デュアル 5.2GSPS またはシングル 10.4GSPS の ADC

ADC12DJ5200-SP has qualification and screening completed similar to QML Y.

比較対象デバイスと同等の機能で、ピン互換製品。
NEW ADC08DJ5200RF アクティブ デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS、RF サンプリング 8 ビット ADC ADC08DJ5200RF offers lower resolution and no DDC.
ADC12DJ4000RF アクティブ デュアルチャネル 4GSPS またはシングルチャネル 8GSPS、RF サンプリング 12 ビット ADC ADC12DJ4000RF offers lower power with the same features.

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
11 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ADC12DJ5200RF 10.4GSPS シングル・チャネル、または 5.2GSPS デュアル・チャネル、12ビット、RF サンプリング A/D コンバータ (ADC) データシート (Rev. C 翻訳版) PDF | HTML 最新の英語版をダウンロード (Rev.D) PDF | HTML 2022年 7月 8日
ユーザー・ガイド ADCxxDJxx00RF-TRF1208 Evaluation Module PDF | HTML 2021年 10月 12日
デベロッパー・ネットワーク資料 JESD204C Intel® FPGA IP and TI ADC12DJ5200RF Interoperability Report for Intel® Stratix® 10 Devices 2021年 7月 22日
EVM ユーザー ガイド (英語) ADCxxDJ5200RF Evaluation Module User's Guide (Rev. A) PDF | HTML 2021年 6月 28日
Analog Design Journal Clutter‐free power supplies for RF converters in radar applications (Part 1)  2021年 3月 18日
証明書 ADC12DJ5200RFEVM EU Declaration of Conformity (DoC) (Rev. B) 2021年 3月 9日
アプリケーション・ノート Gsps ADC's Clocking 2020年 11月 11日
技術記事 Keys to quick success using high-speed data converters 2020年 10月 13日
アプリケーション・ノート Powering Noise Sensitive ADC Supplies with the TPS6291x Micro Noise Buck Convert PDF | HTML 2020年 9月 30日
技術記事 Step-by-step considerations for designing wide-bandwidth multichannel systems 2019年 6月 4日
技術記事 So, what are S-parameters anyway? 2019年 5月 23日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

ADC12DJ5200RFEVM — ADC12DJ5200RF RF サンプリング、12 ビット、デュアル 5.2GSPS またはシングル 10.4GSPS ADC の評価基板

ADC12DJ5200RF 評価基板 (EVM) を使用すると、ADC12DJ5200RF デバイスを評価できます。ADC12DJ5200RF は、低消費電力、12 ビット、デュアル 5.2GSPS またはシングル 10.4GSPS の RF サンプリング A/D コンバータ (ADC) であり、バッファ付きのアナログ入力を採用しているほか、デジタル・ダウンコンバータを内蔵しています。このダウンコンバータはプログラマブルな数値制御発振器 (NCO) を内蔵しているほか、デシメーション設定にも対応しており (デシメーションを実施していない 12 ビットと 8 ビットの ADC (...)

評価ボード

ANNAP-3P-WWDM60 — Annapolis Microsystems 4-channel ADC, 2-channel DAC FPGA mezzanine card up to 10GSPS

This high performance WILD FMC+ DM60 ADC & DAC has two input bandwidth options, internal sample clock options and internal 10MHz reference clock options. The WWDM60 has a choice of speed grades that utilize the ADC12DJ2700, ADC12DJ3200 and ADC12DJ5200RF up to 10GSPS. It allows for ADC and DAC (...)
From: Annapolis Micro Systems
ファームウェア

TI-JESD204-IP — 高速データ・コンバータへの FPGA 接続に役立つ、JESD204 Rapid Design IP (JESD204 採用の迅速設計知的財産)

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように設計者を支援します。

JESD204 rapid design IP (迅速設計知的財産) は、TI (...)

サポート・ソフトウェア

DATACONVERTERPRO-SW — 高速データ・コンバータ・プロ・ソフトウェア

この「高速データ・コンバータ Pro GUI」は、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ・コンバータとアナログ・フロント・エンド (AFE) の各プラットフォームの評価を支援する設計を採用しています。DATACONVERTERPRO-SW は、データ・キャプチャとパターン・ジェネレータのカードである TSW14xxx (...)
シミュレーション・モデル

ADC12DJ5200RF IBIS Model ADC12DJ5200RF IBIS Model

シミュレーション・モデル

ADC12DJ5200RF IBIS-AMI Model ADC12DJ5200RF IBIS-AMI Model

シミュレーション・モデル

ADC12DJ5200RF S-Parameter Model ADC12DJ5200RF S-Parameter Model

シミュレーション・ツール

PSPICE-FOR-TI TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
計算ツール

FREQ-DDC-FILTER-CALC RF サンプリング周波数プランナー、アナログ・フィルタ、DDC Excel™ カリキュレータ

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

設計ツール

ADC12DJ5200RF-EVM Assembly Package (Rev. A) ADC12DJ5200RF-EVM Assembly Package (Rev. A)

回路図

ADC12DJ5200RFEVM Design Files (Rev. B) ADC12DJ5200RFEVM Design Files (Rev. B)

リファレンス・デザイン

TIDA-010128 — 12 ビット・デジタイザ向け、スケーラブル 20.8GSPS のリファレンス・デザイン

このリファレンス・デザインは、RF サンプリング A/D コンバータ (ADC) をタイム・インターリーブ構成で使用して、20.8GSPS のサンプリング・システムを実現する方法を提示しています。タイム・インターリーブという方式は、サンプリング・レートを向上させるための実績ある従来型の方法です。ただし、性能を向上させるには、複数使用している個別 ADC のオフセット、ゲイン、サンプリング時間に関する不整合を一致させることが不可欠です。サンプリング・クロックが高くなるほど、インターリーブ型の複雑度が高くなります。複数の ADC の間での位相の一致は、より良い SFDR と ENOB (...)
リファレンス・デザイン

TIDA-01028 — 高速オシロスコープと広帯域デジタイザ向け、12.8GSPS アナログ・フロント・エンドのリファレンス・デザイン

このリファレンス・デザインは、インターリーブ型 RF サンプリング A/D コンバータ(ADC)を使用して、12.8GSPS のサンプリング速度を実現します。タイム・インターリーブを行う 2 個の RF サンプリング ADC を使用しています。インターリーブを行うには、これらの ADC 間で位相シフトを実現する必要があります。このリファレンス・デザインは、ADC12DJ3200 のノイズレス・アパーチャ遅延調整(tAD Adjust)機能を使用して位相シフトを実現します。この機能は、インターリーブ型 ADC に特有の不整合を最小化し、SNR、ENOB、SFDR (...)
リファレンス・デザイン

TIDA-01027 — 12.8GSPS データ・アクイジション・システムで性能を最大化する低ノイズ電源のリファレンス・デザイン

This reference design demonstrates an efficient, low-noise five-rail power supply design for very high-speed Data Acquisition (DAQ) systems capable of > 12.8 GSPS. The power supply DC/DC converters are frequency-synchronized and phase-shifted in order to minimize input current ripple and (...)
パッケージ ピン数 ダウンロード
(ZEG) 144 オプションの表示
FCBGA (AAV) 144 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ