製品詳細

Resolution (Bits) 16 Number of DAC channels (#) 1 Interface type Parallel LVDS Sample/update rate (MSPS) 1000 Features Ultra High Speed Rating Catalog Interpolation 1x, 2x, 4x Power consumption (Typ) (mW) 800 SFDR (dB) 81 Architecture Current Sink Operating temperature range (C) -40 to 85 Reference type Int
Resolution (Bits) 16 Number of DAC channels (#) 1 Interface type Parallel LVDS Sample/update rate (MSPS) 1000 Features Ultra High Speed Rating Catalog Interpolation 1x, 2x, 4x Power consumption (Typ) (mW) 800 SFDR (dB) 81 Architecture Current Sink Operating temperature range (C) -40 to 85 Reference type Int
VQFN (RGC) 64 81 mm² 9 x 9
  • 16-Bit Digital-to-Analog Converter (DAC)
  • 1.0 GSPS Update Rate
  • 16-Bit Wideband Input LVDS Data Bus
    • 8 Sample Input FIFO
  • High Performance
    • 73-dBc ACLR WCDMA TM1 at 180 MHz
  • 2x to 32x Clock Multiplying PLL/VCO
  • 2x or 4x Interpolation Filters
    • Stopband Transition 0.4–0.6 Fdata
    • Filters Configurable in Either Low-Pass or
      High-Pass Mode
      • Allows Selection of Higher Order Image
  • On-Chip 1.2-V Reference
  • 2 to 20-mA Differential Scalable Output
  • 64-Pin 9-mm × 9-mm VQFN Package
  • APPLICATIONS
    • Cellular Base Stations
    • Broadband Wireless Access (BWA)
    • WiMAX 802.16
    • Fixed Wireless Backhaul
    • Cable Modem Termination System (CMTS)

All other trademarks are the property of their respective owners

  • 16-Bit Digital-to-Analog Converter (DAC)
  • 1.0 GSPS Update Rate
  • 16-Bit Wideband Input LVDS Data Bus
    • 8 Sample Input FIFO
  • High Performance
    • 73-dBc ACLR WCDMA TM1 at 180 MHz
  • 2x to 32x Clock Multiplying PLL/VCO
  • 2x or 4x Interpolation Filters
    • Stopband Transition 0.4–0.6 Fdata
    • Filters Configurable in Either Low-Pass or
      High-Pass Mode
      • Allows Selection of Higher Order Image
  • On-Chip 1.2-V Reference
  • 2 to 20-mA Differential Scalable Output
  • 64-Pin 9-mm × 9-mm VQFN Package
  • APPLICATIONS
    • Cellular Base Stations
    • Broadband Wireless Access (BWA)
    • WiMAX 802.16
    • Fixed Wireless Backhaul
    • Cable Modem Termination System (CMTS)

All other trademarks are the property of their respective owners

The DAC5681Z is a 16-bit 1.0 GSPS digital-to-analog converter (DAC) with wideband LVDS data input, integrated 2x to 4x interpolation filters, on-board clock multiplier, and internal voltage reference. The DAC5681Z offers superior linearity, noise, crosstalk, and PLL phase noise performance.

The DAC5681Z integrates a wideband LVDS port with on-chip termination. Full-rate input data can be transferred to a single DAC channel, or half-rate and 1/4-rate input data can be interpolated by on-board 2x or 4x FIR filters. Each interpolation FIR is configurable in either low-pass or high-pass mode, allowing selection of a higher order output spectral image. An on-chip delay lock loop (DLL) simplifies LVDS interfacing by providing skew control for the LVDS input data clock.

The DAC5681Z is characterized for operation over the industrial temperature range of –40°C to 85°C and is available in a 64-pin VQFN package. Other members of the family include the dual-channel, interpolating DAC5682Z and the single-channel, non-interpolating DAC5681.

The DAC5681Z is a 16-bit 1.0 GSPS digital-to-analog converter (DAC) with wideband LVDS data input, integrated 2x to 4x interpolation filters, on-board clock multiplier, and internal voltage reference. The DAC5681Z offers superior linearity, noise, crosstalk, and PLL phase noise performance.

The DAC5681Z integrates a wideband LVDS port with on-chip termination. Full-rate input data can be transferred to a single DAC channel, or half-rate and 1/4-rate input data can be interpolated by on-board 2x or 4x FIR filters. Each interpolation FIR is configurable in either low-pass or high-pass mode, allowing selection of a higher order output spectral image. An on-chip delay lock loop (DLL) simplifies LVDS interfacing by providing skew control for the LVDS input data clock.

The DAC5681Z is characterized for operation over the industrial temperature range of –40°C to 85°C and is available in a 64-pin VQFN package. Other members of the family include the dual-channel, interpolating DAC5682Z and the single-channel, non-interpolating DAC5681.

ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
10 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート 16-BIT, 1.0 GSPS 2x-4x INTERPOLATING DAC. データシート (Rev. G) 2015年 12月 3日
アプリケーション・ノート High Speed, Digital-to-Analog Converters Basics (Rev. A) 2012年 10月 23日
ユーザー・ガイド TSW1400 Pattern Generators 2012年 5月 3日
その他の技術資料 TI and Altera Ease Design Process with Compatible Evaluation Tools 2011年 4月 25日
その他の技術資料 TI and Xilinx Ease Design Process with Compatible Evaluation Tools 2011年 4月 25日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 2009年 4月 22日
アプリケーション・ノート Passive Interface for Current Output DACs 2008年 11月 10日
アプリケーション・ノート CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

DAC5681ZEVM — DAC5681Z 16 ビット、1.0GSPS、1x ~ 4x 補間 D/A コンバータの評価基板

DAC5681ZEVM は、TI のシングル・チャネル、16 ビット、1.0GSPS D/A コンバータ (DAC) の性能を評価するための回路基板です。この DAC の特長は、フルレートが 1GSPS の DDR LVDS インターフェイス、2x/4x 補間フィルタ、オンボード・クロック逓倍器、内部電圧リファレンスを搭載していることです。この評価基板 (EVM) を採用すると、さまざまなクロック条件と入力条件を使用して DAC5681Z をテストするためのフレキシブルな環境を実現できます。

この評価基板を TSW3100 (...)

TI.com で取り扱いなし
評価ボード

ABACO-3P-FMC204FPGA — Abaco Systems® FMC204 FPGA mezzanine card

FMC204 は、クワッド・チャネル A/D およびデュアル・チャネル D/A FMC ドーター・カードです。このカードは、TI の DAC5681Z デュアル・チャネル 16 ビット 1Gsps デバイスをベースにしています。FMC204 ドーター・カードは、FMC (ANSI/VITA 57.1) 規格に機械的および電気的に準拠しています。FMC204 は、高ピン数コネクタとフロント・パネル I/O を備えており、伝導冷却環境で使用できます。
From: Abaco Systems
ドーター・カード

ABACO-3P-FMC110FPGA — Abaco Systems® FMC110 FPGA mezzanine card

FMC110 は、デュアル・チャネル A/D およびデュアル・チャネル D/A FMC ドーター・カードです。このカードは、TI の ADS5400 デュアル・チャネル 12 ビット 1Gsps ADC および TI の DAC5681Z デュアル・チャネル 16 ビット 1Gsps デバイスをベースにしています。FMC150 ドーター・カードは、FMC (ANSI/VITA 57.1) 規格に機械的および電気的に準拠しています。FMC150 は、高ピン数コネクタとフロント・パネル I/O を備えており、伝導冷却環境で使用できます。
From: Abaco Systems
インターフェイス・アダプタ

FMC-DAC-ADAPTER — 高速 DAC / FMC(Xilinx)ヘッダ・アダプタ・カード

The FMC-DAC-Adapter passive interconnect board enables the output of TI’s LVDS input high speed DACs to be directly connected to a standard FMC interconnect header, a typical input on the latest Xilinx FPGA EVMs. This enables users of TI’s high speed DAC EVMs to directly interface to Xilinx FPGA’s (...)
TI.com で取り扱いなし
評価基板 (EVM) 向けの GUI

DAC5682z EVM Software (Rev. A)

SLAC497A.ZIP (59041 KB)
サポート・ソフトウェア

DATACONVERTERPRO-SW — 高速データ・コンバータ・プロ・ソフトウェア

この「高速データ・コンバータ Pro GUI」は、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ・コンバータとアナログ・フロント・エンド (AFE) の各プラットフォームの評価を支援する設計を採用しています。DATACONVERTERPRO-SW は、データ・キャプチャとパターン・ジェネレータのカードである TSW14xxx (...)
シミュレーション・モデル

DAC5681, DAC5681Z, DAC5682Z IBIS Model (Rev. A) DAC5681, DAC5681Z, DAC5682Z IBIS Model (Rev. A)

シミュレーション・ツール

PSPICE-FOR-TI TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
計算ツール

DAC5682 LPF Calculator DAC5682 LPF Calculator

パッケージ ピン数 ダウンロード
VQFN (RGC) 64 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ