ホーム データ・コンバータ A/D コンバータ (ADC) 高速 ADC (10MSPS 超過)
ホーム
データ・コンバータ
A/D コンバータ (ADC)
高速 ADC (10MSPS 超過)

ADC32J24

アクティブ

2 チャネル、12 ビット、125MSPS AD コンバータ（ADC）

ご注文はこちら
データシート

ADC32J24

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (Max) (MSPS) 125 Resolution (Bits) 12 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 450 Features Low Power Rating Catalog Input range (Vp-p) 2 Power consumption (Typ) (mW) 401 Architecture Pipeline SNR (dB) 70.5 ENOB (Bits) 11.4 SFDR (dB) 93 Operating temperature range (C) -40 to 85 Input buffer No
Sample rate (Max) (MSPS) 125 Resolution (Bits) 12 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 450 Features Low Power Rating Catalog Input range (Vp-p) 2 Power consumption (Typ) (mW) 401 Architecture Pipeline SNR (dB) 70.5 ENOB (Bits) 11.4 SFDR (dB) 93 Operating temperature range (C) -40 to 85 Input buffer No
VQFN (RGZ) 48 49 mm² 7 x 7
  • Dual Channel
  • 12-Bit Resolution
  • Single 1.8-V Supply
  • Flexible Input Clock Buffer with Divide-by-1, -2, -4
  • SNR = 70.3 dBFS, SFDR = 88 dBc at
    fIN = 70 MHz
  • Ultralow Power Consumption:
    • 227 mW/Ch at 160 MSPS
  • Channel Isolation: 105 dB
  • Internal Dither
  • JESD204B Serial Interface:
    • Subclass 0, 1, 2 Compliant up to 3.2 Gbps
    • Supports One Lane per ADC up to 160 MSPS
  • Support for Multichip Synchronization
  • Pin-to-Pin Compatible with 14-Bit Version
    (ADC32J4X)
  • Package: VQFN-48 (7 mm × 7 mm)
  • Dual Channel
  • 12-Bit Resolution
  • Single 1.8-V Supply
  • Flexible Input Clock Buffer with Divide-by-1, -2, -4
  • SNR = 70.3 dBFS, SFDR = 88 dBc at
    fIN = 70 MHz
  • Ultralow Power Consumption:
    • 227 mW/Ch at 160 MSPS
  • Channel Isolation: 105 dB
  • Internal Dither
  • JESD204B Serial Interface:
    • Subclass 0, 1, 2 Compliant up to 3.2 Gbps
    • Supports One Lane per ADC up to 160 MSPS
  • Support for Multichip Synchronization
  • Pin-to-Pin Compatible with 14-Bit Version
    (ADC32J4X)
  • Package: VQFN-48 (7 mm × 7 mm)

The ADC32J2x is a high-linearity, ultra-low power, dual-channel, 12-bit, 50-MSPS to 160-MSPS, analog-to-digital converter (ADC) family. The devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. A clock input divider allows more flexibility for system clock architecture design and the SYSREF input enables complete system synchronization. The devices support JESD204B interfaces in order to reduce the number of interface lines, thus allowing for high system integration density. The JESD204B interface is a serial interface, where the data of each ADC are serialized and output over only one differential pair. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock by 20 to derive the bit clock that is used to serialize the 12-bit data from each channel. The devices support subclass 1 with interface speeds up to 3.2 Gbps.

The ADC32J2x is a high-linearity, ultra-low power, dual-channel, 12-bit, 50-MSPS to 160-MSPS, analog-to-digital converter (ADC) family. The devices are designed specifically to support demanding, high input frequency signals with large dynamic range requirements. A clock input divider allows more flexibility for system clock architecture design and the SYSREF input enables complete system synchronization. The devices support JESD204B interfaces in order to reduce the number of interface lines, thus allowing for high system integration density. The JESD204B interface is a serial interface, where the data of each ADC are serialized and output over only one differential pair. An internal phase-locked loop (PLL) multiplies the incoming ADC sampling clock by 20 to derive the bit clock that is used to serialize the 12-bit data from each channel. The devices support subclass 1 with interface speeds up to 3.2 Gbps.
open-in-new その他の 高速 ADC (10MSPS 超過) を検索
ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ADC32J2x Dual-Channel, 12-Bit, 50-MSPS to 160-MSPS, Analog-to-Digital Converter with JESD204B Interface データシート (Rev. A) 2015年 5月 21日
EVM ユーザー ガイド (英語) ADC3xxx, ADC3xJxx EVM User's Guide (Rev. D) 2018年 8月 24日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

ADC32J24EVM — ADC32J24 評価モジュール

The ADC32J24 EVM demonstrates the performance of a low power dual 125Msps 12 bit ADC.  It includes the ADC32J24 device, an optional DC-coupled THS4541 active interface signal path, JESD204B clocking is provided by the LMK04828 and TI voltage regulators to provide the necessary voltages.  (...)

オプションの表示
ファームウェア

TI-JESD204-IP — 高速データ・コンバータへの FPGA 接続に役立つ、JESD204 Rapid Design IP (JESD204 採用の迅速設計知的財産)

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように設計者を支援します。

JESD204 rapid design IP (迅速設計知的財産) は、TI (...)

リクエスト
サポート・ソフトウェア

DATACONVERTERPRO-SW — 高速データ・コンバータ・プロ・ソフトウェア

この「高速データ・コンバータ Pro GUI」は、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ・コンバータとアナログ・フロント・エンド (AFE) の各プラットフォームの評価を支援する設計を採用しています。DATACONVERTERPRO-SW は、データ・キャプチャとパターン・ジェネレータのカードである TSW14xxx (...)
document-pdfAcrobat ユーザー・ガイド
オプションの表示
シミュレーション・モデル

ADC34J45 IBIS Model

SBAM204.ZIP (79 KB) - IBIS Model
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
リファレンス・デザイン

TIDA-00294 — 高速 ADC 向け、シングル・エンドから差動形式への変換を行う高性能アクティブ・インターフェイスのリファレンス・デザイン

このリファレンス・デザインは、12 ビット 50Msps の JESD204B 対応データ・コンバータである ADC34J22 と、完全差動アンプ THS4541 を使用して、高速 ADC 向けの高性能アクティブ・インターフェイスを設計する方法を提示します。この種の回路は、センサのフロント・エンド、モーター制御、試験 / 測定の各アプリケーションで使用できます。回路モデル、および設計に使用した複数の式の導出を、PCB の実際の実装とともに提示しています。この実装の結果は、パッシブ型 AC 結合トランス・インターフェイスを基準とすると、非常に類似した性能を示しています。
From： Dallas Logic Corporation
document-pdfAcrobat 回路図
パッケージ ピン数 ダウンロード
VQFN (RGZ) 48 オプションの表示

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

英語で投稿されたすべてのフォーラムトピックを表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ