CSD25202W15
ゲートの ESD (静電気放電) 保護機能搭載、1.5mm x 1.5mm の WLP 封止、シングル、26mΩ、-20V、P チャネル NexFET™ パワー MOSFET
データシート
CSD25202W15
- Low-Resistance
- Small Footprint 1.5 mm × 1.5 mm
- Gate ESD Protection –3 kV
- Pb Free
- RoHS Compliant
- Halogen Free
- Gate-Source Voltage Clamp
This 21 mΩ, 20 V device is designed to deliver the lowest on resistance and gate charge in a small 1.5 mm × 1.5 mm chip scale package with excellent thermal characteristics in an ultra-low profile. Low on resistance coupled with the small footprint and low profile make the device ideal for battery operated space constrained applications.
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
9 をすべて表示 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | CSD25202W15 20-V P-Channel NexFET Power MOSFET データシート (Rev. A) | PDF | HTML | 2014年 7月 16日 | ||
アプリケーション・ノート | MOSFET Support and Training Tools (Rev. F) | PDF | HTML | 2024年 6月 14日 | |||
アプリケーション・ノート | Semiconductor and IC Package Thermal Metrics (Rev. D) | PDF | HTML | 2024年 3月 25日 | |||
アプリケーション・ノート | Using MOSFET Transient Thermal Impedance Curves In Your Design | PDF | HTML | 2023年 12月 18日 | |||
アプリケーション・ノート | Solving Assembly Issues with Chip Scale Power MOSFETs | PDF | HTML | 2023年 12月 14日 | |||
アプリケーション・ノート | Using MOSFET Safe Operating Area Curves in Your Design | PDF | HTML | 2023年 3月 13日 | |||
アプリケーション概要 | Tips for Successfully Paralleling Power MOSFETs | PDF | HTML | 2022年 5月 31日 | |||
その他の技術資料 | WCSP Handling Guide | 2019年 11月 7日 | ||||
アプリケーション・ノート | AN-1112 DSBGA Wafer Level Chip Scale Package (Rev. AI) | 2019年 6月 14日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
サポート・ソフトウェア
Quickly trade off size, cost and performance to select the optimal MOSFET based on application conditions.
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
DSBGA (YZF) | 9 | Ultra Librarian |
購入と品質
記載されている情報:
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報:
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。