CDCLVD110
최소한의 클록 분배 스큐를 지원하는 최대 900MHz의 1~10개의 LVDS 클록 버퍼
비교 대상 장치보다 업그레이드된 기능을 지원하는 즉각적 대체품
CDCLVD110
- Low-Output Skew <30 ps (Typical) for Clock-Distribution Applications
- Distributes One Differential Clock Input to 10 LVDS Differential Clock Outputs
- VCC range 2.5 V ±5%
- Typical Signaling Rate Capability of Up to 1.1 GHz
- Configurable Register (SI/CK) Individually Enables Disables Outputs,
Selectable CLK0, CLK0 or CLK1, CLK1 Inputs - Full Rail-to-Rail Common-Mode Input Range
- Receiver Input Threshold ±100 mV
- Available in 32-Pin LQFP Package
- Fail-Safe I/O-Pins for VDD = 0 V (Power Down)
The CDCLVD110 clock driver distributes one pair of differential LVDS clock inputs (either CLK0 or CLK1) to 10 pairs of differential clock outputs (Q0, Q9) with minimum skew for clock distribution. The CDCLVD110 is specifically designed for driving 50- transmission lines.
When the control enable is high (EN = 1), the 10 differential outputs are programmable in that each output can be individually enabled/disabled (3-stated) according to the first 10 bits loaded into the shift register. Once the shift register is loaded, the last bit selects either CLK0 or CLK1 as the clock input. However, when EN = 0, the outputs are not programmable and all outputs are enabled.
The CDCLVD110 is characterized for operation from -40°C to 85°C.
Not Recommended for New Designs. Use CDCLVD110A as a Replacement.
기술 문서
유형 | 직함 | 날짜 | ||
---|---|---|---|---|
* | Data sheet | Programmable Low-Voltage 1:10 LVDS Clock Driver datasheet (Rev. C) | 2008/01/14 | |
Application note | AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C) | 2007/10/17 | ||
Application note | Benefits of Using TI's Non-PLL Clock Buffer: Best in Class Phase Noise/Phase | 2003/07/18 | ||
Application note | DC-Coupling Between Differential LVPECL, LVDS, HSTL, and CML | 2003/02/19 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
패키지 | 핀 | 다운로드 |
---|---|---|
LQFP (VF) | 32 | 옵션 보기 |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치