홈 클록 및 타이밍 클록 버퍼
홈
클록 및 타이밍
클록 버퍼

CDCLVC1106

활성

저지터, 1:6 LVCMOS 팬 아웃 클록 버퍼

지금 주문하기
데이터 시트

CDCLVC1106

활성
데이터 시트 지금 주문하기

제품 상세 정보

Number of outputs 6 Additive RMS jitter (typ) (fs) 70 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
Number of outputs 6 Additive RMS jitter (typ) (fs) 70 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
TSSOP (PW) 14 32 mm² 5 x 6.4
  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)
  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

filter 기타 클록 버퍼 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
LMK1C1106 활성 6채널 출력 LVCMOS 1.8V 버퍼 6-channel output LVCMOS 1.8-V buffer with increased performance and added features such as synchronous output enable
비교 대상 장치와 유사한 기능
CDCVF2310 활성 최대 105C를 지원하는 범용 애플리케이션용 고성능 1:10 클록 버퍼 1:10 LVCMOS Buffer up to 200MHz
LMK00105 활성 범용 입력 및 5개의 출력을 지원하는 초저지터 LVCMOS 팬아웃 버퍼/레벨 변환기 Ultra low additive jitter,1:5 LVCMOS Buffers/Level translator

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
2개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family datasheet (Rev. B) PDF | HTML 2017/02/24
Application note How to Apply 1.8-V Signals to 3.3-V CDCLVC11xx Fanout Clock Buffer 2010/11/30

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

CDCLVC1112EVM — CDCLVC1112 평가 모듈

The CDCLVC1112 is a high-performance, low additive phase noise LVCMOS clock buffer. It has one LVCMOS input and twelve LVCMOS outputs. It has also an enable pin. This evaluation module (EVM) is designed to demonstrate the electrical performance of the CDCLVC1112. However, this EVM can also be (...)
사용 설명서: PDF
TI.com에서 구매할 수 없음
평가 보드

PP-SALB2-EVM — PP-SALB2-EVM 스마트 증폭기 스피커 특성화 보드 평가 모듈(학습 보드 2)

이 보드는 다음을 지원합니다. TAS2555YZEVM, TAS2557EVM 및 TAS2559EVM.

스마트 증폭기 스피커 특성화 보드는 지원되는 TI 스마트 증폭기 및 PurePath 콘솔 소프트웨어와 함께 사용될 경우 사용자가 TI 스마트 증폭기 제품과 함께 사용할 스피커 진동 편위, 온도 및 기타 매개 변수를 측정할 수 있는 기능을 제공합니다.  전체 솔루션은 사용하기 쉬운 단계별 프로세스를 제공하여 전체 스피커 특성화 프로세스를 안내합니다.  특성화가 완료되면 스피커 매개 변수가 PurePath 콘솔에 자동으로 로드되므로 (...)

사용 설명서: PDF
TI.com에서 구매할 수 없음
시뮬레이션 모델

CDCLVC1102/03/04/06/08/10/12 IBIS Model (Rev. B)

SLLM088B.ZIP (263 KB) - IBIS Model
다운로드
설계 툴

CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어

클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
지금 설계하기
설계 툴

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드 옵션
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
레퍼런스 디자인

TIDA-01555 — 여러 ADC를 사용하는 동시, 일관된 DAQ를 위한 유연한 인터페이스(PRU-ICSS) 레퍼런스 설계

이 레퍼런스 디자인은 PRU-ICSS(프로그래밍 가능한 실시간 유닛)를 사용하여 입력 채널 수를 확장하기 위해 Sitara Arm 프로세서와 여러 고전압 양극 입력, 8채널, MUX 입력 SAR ADC(6)를 연결하기 위한 인터페이스 구현을 보여줍니다. ADC는 모든 ADC에서 동일한 채널을 동시에 샘플링하도록 구성됩니다. 이 설계는 라인 사이클당 640개의 샘플을 샘플링하여 1536ksps(각 샘플 = 16비트) 데이터 속도를 처리하는 PRU-ICSS의 기능을 강조합니다. 50Hz 사이클의 경우 이는 동시에 6개의 ADC에서 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-01466 — 초음파 프론트 엔드용 저전압, 저잡음 전원 공급 장치 레퍼런스 디자인

이 레퍼런스 설계는 초음파 이미징 시스템을 위한 8개의 16채널 수신 AFE IC에 전력을 공급하기 위해 특별히 최적화된 전원 공급 장치입니다. 이 설계는 단일 칩 DC-DC 컨버터 + LDO 콤보 레귤레이터를 사용하여 LDO 입력을 손실 전압 바로 위로 설정하는 동시에 LDO PSRR을 최대한 활용하여 효율을 극대화할 뿐만 아니라 부품 수를 줄입니다.  또한 초저잡음 LDO는 A/D 변환에서 가능한 최고 해상도를 구현하여 이미지 품질을 높이는 데 도움이 됩니다. 이 설계는 마스터 및 시스템 클록 주파수와 주파수 동기화를 전환할 (...)
Design guide: PDF
회로도: PDF
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
TSSOP (PW) 14 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상