LMK04826BEVM

LMK04826BEVM 評価基板

LMK04826BEVM

購入

概要

LMK04826BEVM と LMK04828BEVM は、JEDEC JESD204B をサポートする、業界最高性能のクロック・コンディショナである LMK04820 製品ファミリに対応します。デュアル・ループ PLLatinum™ アーキテクチャを採用した結果、低ノイズ VCXO モジュールを使用して 100fs (フェムト秒) 以下のジッタ (12kHz~20MHz) を実現できます。このデュアル・ループ・アーキテクチャは、2 個の高性能フェーズ・ロック・ループ (PLL)、1 個の低ノイズ水晶発振器回路、1 個の高性能電圧制御発振器 (VCO) で構成されています。

最初の PLL (PLL1) は低ノイズのジッタ・クリーナ機能を実現し、2番目の PLL (PLL2) はクロックと SYSREF の生成を行います。PLL1は、外付けのVCXOモジュール、または内蔵の水晶発振器と外付けの調整可能水晶振動子およびバラクタ・ダイオードとともに動作するよう構成できます。非常に狭いループ帯域幅と組み合わせる場合、PLL1 は VCXO モジュールまたは調整可能な水晶振動子が出力する優れた近接位相ノイズ特性 (オフセットは 50kHz 以下) を活用し、入力クロックのクリーニングを実施します。PLL1の出力は、PLL2へのクリーンな基準入力として使用され、内蔵のVCOをロックします。

PLL2のループ帯域幅は、ファーアウト位相ノイズ(50kHzよりも高いオフセット)をクリーニングするよう最適化でき、この場合は内蔵のVCOが、PLL1で使用されているVCXOモジュールや調整可能水晶振動子よりも高性能になります。

特長
  • JEDEC JESD204B をサポート
  • 超低 RMS ジッタ性能
  • デュアル・ループ・アーキテクチャ
  • LOS (信号損失) 機能搭載、3 個の冗長型入力クロック
  • 固定型または動的に調整可能な高精度デジタル遅延機能
  • この評価キットには、評価ボードに USB 接続するための USB2ANY モジュールが付属しています。
クロック・ジッタ・クリーナとシンクロナイザ
LMK04826 1840 ~ 1970MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ

開始する

  1. CDCE6214-Q1EVM のご注文
  2. TICSPRO-SW のダウンロードとインストール
  3. CDCE6214-Q1EVM user's guide (英語) を読む
  4. TICSRPRO-SW を使用してレジスタを構成

購入と開発の開始

評価ボード

LMK04826BEVM — LMK04826BEVM 評価モジュール

TI.com で取り扱いなし
TI の評価品に関する標準契約約款が適用されます。

技術資料

star
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 3
種類 タイトル 英語版のダウンロード 日付
* ユーザー・ガイド LMK04826/28 User’s Guide (Rev. B) 2018年 3月 13日
証明書 LMK04826BEVM EU Declaration of Conformity (DoC) 2019年 1月 2日
データシート LMK0482x Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs データシート (Rev. AS) PDF | HTML 2017年 9月 27日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ