XMICR-3P-LMX2592
概要
X-MWblocks consist of RF and Microwave “Drop-In” components that can be used individually for prototyping or in production assemblies. X-MWblocks are easy to test, integrate, align, and configure to 60 GHz and beyond. No messy Sweat Soldering or Silver Epoxy processes are required. X-MWblocks are highly characterized with S-Parameter models and connect with a patented solder-less interconnect technology.
This X-MWblock incorporates the LMX2592. The LMX2592 is a 9.8-GHz wideband frequency synthesizer with integrated VCO.
RF PLL とシンセサイザ
購入と開発の開始
XM-B1D9-0609D — Phase lock loops with Int VCO
XM-B1D9-0609D — Phase lock loops with Int VCO
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
サポート対象の製品とハードウェア
製品
RF PLL とシンセサイザ
クロック ジェネレータ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
クロック バッファ
発振器
ハードウェア開発
評価ボード
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS Pro 1.7.7.6 installer binary for Windows operating system
製品
RF PLL とシンセサイザ
クロック ジェネレータ
クロック ジッタ クリーナ
クロック ネットワーク シンクロナイザ
クロック バッファ
発振器
ハードウェア開発
評価ボード
資料
TICS Pro 1.7.7.6 Software Manifest
TICS Pro 1.7.7.6 Release Notes
リリース情報
Added Features
LMK5Bxxyyy, LMK5Cxxyyy
- Warnings and errors improved, particularly corrective suggestions
- REFx_FREQ=0 automatically disables DPLL reference input selection for that input
- Input validation enabled and disabled by start page settings, including 1PPS
- APLL reference selection moved to Step 5, just before clock output definition
- Quick-set multiple outputs to the same settings on frequency planner
- BAW VCO allows some ppm deviation
- Force SYSREF option on OUT0/1
- Expose DPLLx_LCK_TIMER field
- Match LMK05318B EEPROM page design
- .EPR export option
- EEPROM SRAM programming generation support
- For complete changelist, see release notes
LMK3H0102
- Configuration search tool
- Wizard: voltage selection option
Bug Fixes
- LMK04832-SP, LMK04832-SEP, LMK04714-Q1, LMK04368-EP - PD_FIN0 corrected to FIN0_PD
- LMK3H0102 - Several wizard bugfixes
Known Issues
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
サポート対象の製品とハードウェア
製品
RF PLL とシンセサイザ
クロック ジェネレータ
クロック ジッタ クリーナ
クロック バッファ
発振器
ハードウェア開発
評価ボード
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
製品
RF PLL とシンセサイザ
クロック ジェネレータ
クロック ジッタ クリーナ
クロック バッファ
発振器
ハードウェア開発
評価ボード
リリース情報
Added cascaded phase noise analysis
最新情報
- Added cascaded phase noise analysis
関連する設計リソース
ハードウェア開発
評価ボード
ソフトウェア開発
アプリケーション・ソフトウェアとフレームワーク
サポートとトレーニング
ビデオ シリーズ
ビデオをすべて表示ビデオ
免責事項
(TI 以外のサイトへのリンクを含め) 上記の特定の情報とリソースは、サード パーティーのパートナーから提供されていることがあり、利用者の便宜を図る目的で掲載しています。TI は、かかる情報や資料の提供者ではなく、それらの内容に責任を負うこともありません。利用者は、意図している用途との適合性について、かかる情報や資料を自分自身で注意深く評価するものとします。かかる資料やリソースのここへの掲載は、TI による任意のサード パーティー企業の承認を暗黙的に意味するものではなく、単独であれ、TI のいかなる製品やサービスとの組み合わせであれ、サード パーティーの製品またはサービスの適合性に関する保証または表明として解釈してはならないものとします。