製品詳細

Function Clock network synchronizer Number of outputs 16 RMS jitter (fs) 50 Output frequency (Min) (MHz) 1.00E-06 Output frequency (Max) (MHz) 3000 Input type LVCMOS, LVDS, LVPECL, HCSL, XTAL Output type LVDS, CML, LVPECL, LVCMOS Supply voltage (Min) (V) 3.135 Supply voltage (Max) (V) 3.465 Features JESD204B Operating temperature range (C) -40 to 85
Function Clock network synchronizer Number of outputs 16 RMS jitter (fs) 50 Output frequency (Min) (MHz) 1.00E-06 Output frequency (Max) (MHz) 3000 Input type LVCMOS, LVDS, LVPECL, HCSL, XTAL Output type LVDS, CML, LVPECL, LVCMOS Supply voltage (Min) (V) 3.135 Supply voltage (Max) (V) 3.465 Features JESD204B Operating temperature range (C) -40 to 85
VQFN (RGC) 64 81 mm² 9 x 9
  • 491.52MHz で RMS ジッタが 40fs の BAW APLL
  • アナログ位相ロック・ループ (APLL) と対になった 3 つの高性能デジタル位相ロック・ループ (DPLL)
    • 0.01Hz~4kHz にプログラム可能な DPLL ループ帯域幅
    • -116dBc/Hz の DPLL TDC ノイズ (100Hz オフセット、122.88MHz、TDC レート 20MHz 以上)
  • 2 つの差動またはシングルエンド DPLL 入力
    • 1Hz~800MHz 差動
    • 位相キャンセルと位相スルー制御によるヒットレス・スイッチング
    • 優先度に基づくリファレンス選択
  • プログラマブルなフォーマットの 16 の出力
    • 1000MHz の LVPECL/LVDS/HSDS
    • 3000MHz の CML (OUT4、OUT6)
    • 200MHz の LVCMOS (OUT0、OUT1)
  • 3.3V 単電源、LDO 内蔵
  • I2C または 3 線式 / 4 線式 SPI インターフェイス
  • 1 つの XO/TCXO/OCXO で対応可能
  • 40 ビット DPLL または APLL DCO、1ppt 未満
  • 終了時の位相ビルド・アウトによるホールドオーバー
  • 遅延をプログラム可能なゼロ遅延モード
  • ユーザー・プログラマブル EEPROM
  • 105℃の PCB 温度に対応
  • 491.52MHz で RMS ジッタが 40fs の BAW APLL
  • アナログ位相ロック・ループ (APLL) と対になった 3 つの高性能デジタル位相ロック・ループ (DPLL)
    • 0.01Hz~4kHz にプログラム可能な DPLL ループ帯域幅
    • -116dBc/Hz の DPLL TDC ノイズ (100Hz オフセット、122.88MHz、TDC レート 20MHz 以上)
  • 2 つの差動またはシングルエンド DPLL 入力
    • 1Hz~800MHz 差動
    • 位相キャンセルと位相スルー制御によるヒットレス・スイッチング
    • 優先度に基づくリファレンス選択
  • プログラマブルなフォーマットの 16 の出力
    • 1000MHz の LVPECL/LVDS/HSDS
    • 3000MHz の CML (OUT4、OUT6)
    • 200MHz の LVCMOS (OUT0、OUT1)
  • 3.3V 単電源、LDO 内蔵
  • I2C または 3 線式 / 4 線式 SPI インターフェイス
  • 1 つの XO/TCXO/OCXO で対応可能
  • 40 ビット DPLL または APLL DCO、1ppt 未満
  • 終了時の位相ビルド・アウトによるホールドオーバー
  • 遅延をプログラム可能なゼロ遅延モード
  • ユーザー・プログラマブル EEPROM
  • 105℃の PCB 温度に対応

LMK5C33216 は、通信インフラ・アプリケーションの厳しい要件を満たすように設計された先進の基準クロック選択およびヒットレス・スイッチング機能を備えた高性能ネットワーク・クロック・ジェネレータ、シンクロナイザ、ジッタ・アッテネータです。

LMK5C33216 は、プログラマブルなループ帯域幅、外部ループ・フィルタ不要を特長とする 3 つの DPLL を内蔵しており、最大限の柔軟性と使いやすさを備えています。各 DPLL は、対になった APLL を DPLL リファレンス入力に位相固定します。APLL リファレンスは、長期的な周波数精度を決定します。

3 つの APLL は、対になった DPLL から独立して動作させ、またその他の APLL からカスケード接続することで、プログラマブルに周波数を変換できます。APLL3 は、TI 独自のバルク弾性波 (BAW) VCBO 技術を採用した超高性能 PLL を特長としており、XO およびリファレンス入力のジッタにも周波数にも無関係に、40fs の RMS ジッタで出力クロックを生成できます。APLL1 と APLL2 では、追加の周波数ドメインを選択できます。

本デバイスは、I2C または SPI インターフェイスを介して完全にプログラム可能です。内蔵 EEPROM は、起動時のシステム・クロックをカスタマイズするために使用できます。

LMK5C33216 は、通信インフラ・アプリケーションの厳しい要件を満たすように設計された先進の基準クロック選択およびヒットレス・スイッチング機能を備えた高性能ネットワーク・クロック・ジェネレータ、シンクロナイザ、ジッタ・アッテネータです。

LMK5C33216 は、プログラマブルなループ帯域幅、外部ループ・フィルタ不要を特長とする 3 つの DPLL を内蔵しており、最大限の柔軟性と使いやすさを備えています。各 DPLL は、対になった APLL を DPLL リファレンス入力に位相固定します。APLL リファレンスは、長期的な周波数精度を決定します。

3 つの APLL は、対になった DPLL から独立して動作させ、またその他の APLL からカスケード接続することで、プログラマブルに周波数を変換できます。APLL3 は、TI 独自のバルク弾性波 (BAW) VCBO 技術を採用した超高性能 PLL を特長としており、XO およびリファレンス入力のジッタにも周波数にも無関係に、40fs の RMS ジッタで出力クロックを生成できます。APLL1 と APLL2 では、追加の周波数ドメインを選択できます。

本デバイスは、I2C または SPI インターフェイスを介して完全にプログラム可能です。内蔵 EEPROM は、起動時のシステム・クロックをカスタマイズするために使用できます。

ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
4 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMK5C33216 無線通信向け、JESD204B 対応、BAW 内蔵、超低ジッタ・クロック・シンクロナイザ データシート (Rev. B 翻訳版) 英語版をダウンロード (Rev.B) PDF | HTML 2021年 9月 15日
EVM ユーザー ガイド (英語) LMK5C33216EVM User's Guide (Rev. A) PDF | HTML 2021年 2月 15日
アプリケーション・ノート ITU-T G.8262 Compliance Test Results for the LMK5C33216 PDF | HTML 2020年 12月 23日
ユーザー・ガイド LMK5C33xxx PG2p0 Programming Guide PDF | HTML 2020年 12月 18日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

LMK5C33216EVM — LMK5C33216 クロック・シンクロナイザ DPLL 2 入力 16 出力 評価モジュール

LMK5C33216EVM は、LMK5C33216 ネットワーク・クロック・ジェネレータ / シンクロナイザの評価基板 (EVM) です。この評価基板 (EVM) は、デバイスの評価、準拠試験、システムのプロトタイプ製作に使用できます。LMK5C33216 は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。オンボード TCXO (...)
ユーザー・ガイド: PDF | HTML
TI.com で取り扱いなし
アプリケーション・ソフトウェアとフレームワーク

TICSPRO-SW — TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェア

TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ・ロック・ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
シミュレーション・モデル

LMK5C33216 IBIS model

SNAM241.ZIP (206 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
パッケージ ピン数 ダウンロード
VQFN (RGC) 64 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ