LMK5C33216
- 491.52MHz で RMS ジッタが 40fs の BAW APLL
- アナログ位相ロック・ループ (APLL) と対になった 3 つの高性能デジタル位相ロック・ループ (DPLL)
- 0.01Hz～4kHz にプログラム可能な DPLL ループ帯域幅
- -116dBc/Hz の DPLL TDC ノイズ (100Hz オフセット、122.88MHz、TDC レート 20MHz 以上)
- 2 つの差動またはシングルエンド DPLL 入力
- 1Hz～800MHz 差動
- 位相キャンセルと位相スルー制御によるヒットレス・スイッチング
- 優先度に基づくリファレンス選択
- プログラマブルなフォーマットの 16 の出力
- 1000MHz の LVPECL/LVDS/HSDS
- 3000MHz の CML (OUT4、OUT6)
- 200MHz の LVCMOS (OUT0、OUT1)
- 3.3V 単電源、LDO 内蔵
- I2C または 3 線式 / 4 線式 SPI インターフェイス
- 1 つの XO/TCXO/OCXO で対応可能
- 40 ビット DPLL または APLL DCO、1ppt 未満
- 終了時の位相ビルド・アウトによるホールドオーバー
- 遅延をプログラム可能なゼロ遅延モード
- ユーザー・プログラマブル EEPROM
- 105℃の PCB 温度に対応
LMK5C33216 は、通信インフラ・アプリケーションの厳しい要件を満たすように設計された先進の基準クロック選択およびヒットレス・スイッチング機能を備えた高性能ネットワーク・クロック・ジェネレータ、シンクロナイザ、ジッタ・アッテネータです。
LMK5C33216 は、プログラマブルなループ帯域幅、外部ループ・フィルタ不要を特長とする 3 つの DPLL を内蔵しており、最大限の柔軟性と使いやすさを備えています。各 DPLL は、対になった APLL を DPLL リファレンス入力に位相固定します。APLL リファレンスは、長期的な周波数精度を決定します。
3 つの APLL は、対になった DPLL から独立して動作させ、またその他の APLL からカスケード接続することで、プログラマブルに周波数を変換できます。APLL3 は、TI 独自のバルク弾性波 (BAW) VCBO 技術を採用した超高性能 PLL を特長としており、XO およびリファレンス入力のジッタにも周波数にも無関係に、40fs の RMS ジッタで出力クロックを生成できます。APLL1 と APLL2 では、追加の周波数ドメインを選択できます。
本デバイスは、I2C または SPI インターフェイスを介して完全にプログラム可能です。内蔵 EEPROM は、起動時のシステム・クロックをカスタマイズするために使用できます。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK5C33216 無線通信向け、JESD204B 対応、BAW 内蔵、超低ジッタ・クロック・シンクロナイザ データシート (Rev. B 翻訳版) | 英語版 (Rev.B) | PDF | HTML | 2021/09/15 | |
| アプリケーション・ノート | 差動信号およびシングル エンド信号の終端ガイドライン | PDF | HTML | 英語版 | PDF | HTML | 2025/12/19 | |
| アプリケーション・ノート | ITU-T G.8262 Compliance Test Results for the LMK5C33216 | PDF | HTML | 2020/12/23 | |||
| ユーザー・ガイド | LMK5C33216 Programming Guide | PDF | HTML | 2020/12/18 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK5C33216EVM — LMK5C33216 クロック シンクロナイザ DPLL 2 入力 16 出力 評価モジュール
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。