LMK61E0M
- 超低ノイズ、高性能
- ジッタ: 500fs RMS (標準値、LMK61E0M、fOUT > 50MHz)
- LMK61E0Mは200MHzまでの3.3V LVCMOS出力をサポート
- 合計周波数許容誤差: ±25ppm
- システム・レベルの特長
- グリッチなしの周波数マージン処理: 公称値から最大±1000ppm
- EEPROM内蔵: スタートアップ設定をユーザーが構成可能
- その他の特長
- デバイス制御: 最大1000kHzのファースト・モードI2C
- 動作電圧: 3.3V
- 工業用温度範囲: (-40℃～+85℃)
- 7mm×5mmの8ピン・パッケージ
- デフォルト周波数: 70.656MHz
LMK61E0ファミリの超低ジッタPLLatinumTMプログラマブル発振器は、fractional-N周波数シンセサイザと内蔵VCOを使用して、一般的に使用されるリファレンス・クロックを生成します。LMK61E0Mは、3.3V LVCMOS出力をサポートしています。このデバイスは、オンチップのEEPROMにより自己スタートアップし、工場でプログラムされたデフォルト出力周波数を生成します。また、デバイスのレジスタとEEPROM設定は、I2Cシリアル・インターフェイス経由でシステム内で完全にプログラム可能です。このデバイスは、I2Cシリアル・インターフェイスにより細かい/粗い周波数マージン処理を実行でき、デジタル制御の発振器(DCXO)となります。
PLL帰還分周値の更新により、スパイクやグリッチなしに出力周波数を調整できます。xDSLの要件との互換のためには12.5MHzのPFD (R分周値 = 4、ダブラー無効)で1ppb未満の刻みで、放送ビデオの要件との互換のためには100MHzのPFD (R分周値 = 1、ダブラー有効)で5.2ppb未満の刻みで調整が可能です。また、周波数マージン処理機能により、標準への準拠やシステムのタイミング・マージン・テストなどのシステム設計検証テスト(DVT)が容易になります。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK61E0M EEPROM内蔵、超低ジッタのプログラマブル発振器 データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2018/02/28 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK61E0MEVM — LMK61E0M 超低ジッタ プログラマブル発振回路の評価基板
LMK61E0MEVM 評価基板は、EEPROM と周波数マージニング機能を内蔵したテキサス インスツルメンツの LMK61E0M 超低ジッタ プログラマブル発振回路のジッタ性能と構成可能性を評価するための包括的なプラットフォームを提供します。
LMK61E0MEVM は、ジッタが重要なアプリケーションの高性能クロック ソースとして使用でき、ユーザーが希望する周波数に簡単にカスタマイズできます。USB から I2C に接続するオンボード インターフェイスを搭載しているため、ソフトウェア グラフィカル ユーザー インターフェイス (GUI) (...)
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| QFM (SIA) | 8 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。