CDCLVP111-SP
Radiation-hardened, QML-V, 1:10 high speed clock buffer with selectable input clock driver
CDCLVP111-SP
- 1つの差動クロック入力ペア LVPECL を 10 の差動 LVPECL へ分配します
- LVECLおよびLVPECLと完全な互換性
- 広い動作時電源電圧範囲をサポート：2.375V～3.8V
- CLK_SEL によりクロック入力を選択可能
- クロック分配アプリケーションでの低い出力スキュー（標準値15ps）
- 付加ジッタは 1ps 未満
- 伝搬遅延は 355ps 未満
- デフォルト状態ではオープン入力
- LVDS、CML、SSTL入力互換
- シングルエンド クロック用のVBBリファレンス電圧出力
- 周波数範囲は DC ～ 3.5GHz
- 防衛、航空宇宙、および医療アプリケーションをサポート
- 管理されたベースライン
- 単一のアセンブリ / テスト施設
- 単一の製造施設
- 軍用温度範囲 (-55°C～125°C) で利用可能。(1)
- 長期にわたる製品ライフ サイクル
- 長期にわたる製品変更通知
- 製品のトレーサビリティ
(1)カスタム温度範囲で利用可能
CDCLVP111-SPクロック ドライバは、LVPECL入力の1つの差動クロックペア(CLK0、CLK1)を、10ペアの差動LVPECLクロック(Q0～Q9)出力に、最小限のスキューで分配します。CDCLVP111-SP は、入力マルチプレクサに 2 つのクロック ソースを接続できます。CDCLVP111-SP は、50Ω の伝送経路の駆動に特化して設計されています。出力ピンを使用しないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に 50Ω に終端する必要があります。
シングルエンド入力動作が必要な場合は、VBB リファレンス電圧出力を使用します。この場合、VBB ピンを CLK0 へ接続し、10nF のコンデンサを使用して GND へバイパスする必要があります。
最大 2GHz の高速性能を実現するには、差動モードを強く推奨します。
CDCLVP111-SP は、-55℃～125℃で動作特性が規定されています。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | CDCLVP111-SP 低電圧、1:10 LVPECL、クロック ドライバ、入力切り換え付き データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2025/06/13 |
| * | 放射線と信頼性レポート | CDCLVP111-SP Total Ionizing Dose (TID) Radiation Report (Rev. A) | 2020/01/07 | |||
| * | 放射線と信頼性レポート | Single-Event Effects Test Report for CDCLVP111-SP 1:10 LVPECL Clock Distributor | 2017/01/30 | |||
| * | SMD | CDCLVP111-SP SMD 5962-16207 | 2020/09/22 | |||
| セレクション・ガイド | TI Space Products (Rev. L) | 2026/03/27 | ||||
| アプリケーション概要 | QML 製品に対する DLA 承認済みの最適化内容 (Rev. C 翻訳版) | PDF | HTML | 英語版 (Rev.C) | PDF | HTML | 2025/08/18 | |
| アプリケーション・ノート | 重イオン軌道環境単一事象効果の推定 (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2025/07/07 | |
| その他の技術資料 | TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing (Rev. B) | 2025/02/20 | ||||
| アプリケーション・ノート | Single-Event Effects Confidence Interval Calculations (Rev. A) | PDF | HTML | 2022/10/19 | |||
| e-Book（PDF） | Radiation Handbook for Electronics (Rev. A) | 2019/05/21 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CDCLVP111EVM-CVAL — CDCLVP111-SP 1:10 LVPECL クロックドライバの評価基板
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
TIDA-010191 — 宇宙グレード、マルチチャネルの JESD204B 15GHz クロック処理のリファレンス デザイン
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| CFP (HFG) | 36 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。