製品詳細

Function Differential Additive RMS jitter (Typ) (fs) 40 Output frequency (Max) (MHz) 3500 Number of outputs 10 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:10 fanout Operating temperature range (C) 25 to 25, -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
Function Differential Additive RMS jitter (Typ) (fs) 40 Output frequency (Max) (MHz) 3500 Number of outputs 10 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:10 fanout Operating temperature range (C) 25 to 25, -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
CFP (HFG) 36 82 mm² 9.078 x 9.078
  • 1つの差動クロック入力ペアLVPECLを10の差動LVPECLへ分配
  • LVECLおよびLVPECLと完全に互換
  • 2.375V~3.8Vの広い電源電圧範囲に対応
  • CLK_SELによりクロック入力を選択可能
  • クロック分配アプリケーションでの低い出力スキュー(標準値15ps)
    • 付加ジッタ: 1ps未満
    • 伝搬遅延: 355ps未満
    • オープン入力デフォルト状態
    • LVDS、CML、SSTL入力互換
  • シングルエンド・クロック用のVBB基準電圧出力
  • 周波数範囲: DC~3.5GHz
  • 防衛、航空宇宙、および医療アプリケーションをサポート
    • 管理されたベースライン
    • 単一のアセンブリ/テスト施設
    • 単一の製造施設
    • 軍用温度範囲(-55℃~125℃)で利用可能 (1)
    • 長期にわたる製品ライフ・サイクル
    • 製品変更通知の延長
    • 製品のトレーサビリティ

(1)温度範囲をカスタマイズ可能

  • 1つの差動クロック入力ペアLVPECLを10の差動LVPECLへ分配
  • LVECLおよびLVPECLと完全に互換
  • 2.375V~3.8Vの広い電源電圧範囲に対応
  • CLK_SELによりクロック入力を選択可能
  • クロック分配アプリケーションでの低い出力スキュー(標準値15ps)
    • 付加ジッタ: 1ps未満
    • 伝搬遅延: 355ps未満
    • オープン入力デフォルト状態
    • LVDS、CML、SSTL入力互換
  • シングルエンド・クロック用のVBB基準電圧出力
  • 周波数範囲: DC~3.5GHz
  • 防衛、航空宇宙、および医療アプリケーションをサポート
    • 管理されたベースライン
    • 単一のアセンブリ/テスト施設
    • 単一の製造施設
    • 軍用温度範囲(-55℃~125℃)で利用可能 (1)
    • 長期にわたる製品ライフ・サイクル
    • 製品変更通知の延長
    • 製品のトレーサビリティ

(1)温度範囲をカスタマイズ可能

CDCLVP111-SPクロック・ドライバは、LVPECL入力の1つの差動クロックペア(CLK0、CLK1)を、10ペアの差動LVPECLクロック(Q0~Q9)出力に、最小限のスキューで分配します。CDCLVP111-SPは、入力マルチプレクサに2つのクロック源を接続できます。CDCLVP111-SPは、50Ωの伝送経路を駆動するように特化して設計されています。出力ピンが使用されていないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に50Ωに終端する必要があります。

シングルエンド入力動作が必要な場合は、VBB基準電圧出力を使用します。この場合、VBBピンをCLK0へ接続し、10nFのコンデンサを経由してGNDへバイパスします。

高速性能を発揮するには、差動モードの使用を強く推奨します。

CDCLVP111-SPは、-55℃~125℃での動作が規定されています。

CDCLVP111-SPクロック・ドライバは、LVPECL入力の1つの差動クロックペア(CLK0、CLK1)を、10ペアの差動LVPECLクロック(Q0~Q9)出力に、最小限のスキューで分配します。CDCLVP111-SPは、入力マルチプレクサに2つのクロック源を接続できます。CDCLVP111-SPは、50Ωの伝送経路を駆動するように特化して設計されています。出力ピンが使用されていないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に50Ωに終端する必要があります。

シングルエンド入力動作が必要な場合は、VBB基準電圧出力を使用します。この場合、VBBピンをCLK0へ接続し、10nFのコンデンサを経由してGNDへバイパスします。

高速性能を発揮するには、差動モードの使用を強く推奨します。

CDCLVP111-SPは、-55℃~125℃での動作が規定されています。

ダウンロード

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
11 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CDCLVP111-SP 低電圧、1:10 LVPECL、クロック・ドライバ、入力切り換え付き データシート (Rev. A 翻訳版) PDF | HTML 英語版をダウンロード (Rev.A) PDF | HTML 2017年 8月 2日
* SMD CDCLVP111-SP SMD 5962-16207 2020年 9月 22日
* 放射線と信頼性レポート CDCLVP111-SP Total Ionizing Dose (TID) Radiation Report (Rev. A) 2020年 1月 7日
* 放射線と信頼性レポート Single-Event Effects Test Report of the CDCLVP111-SP Low Voltage 1:10 LVPECL Clo 2017年 1月 30日
アプリケーション・ノート Heavy Ion Orbital Environment Single-Event Effects Estimations (Rev. A) PDF | HTML 2022年 11月 17日
アプリケーション・ノート Single-Event Effects Confidence Interval Calculations (Rev. A) PDF | HTML 2022年 10月 19日
セレクション・ガイド TI Space Products (Rev. I) 2022年 3月 3日
その他の技術資料 TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing 2019年 6月 17日
e-Book(PDF) Radiation Handbook for Electronics (Rev. A) 2019年 5月 21日
ユーザー・ガイド TSW12D1620EVM-CVAL User's Guide (Rev. A) 2019年 1月 29日
EVM ユーザー ガイド (英語) CDCLVP111-SP Evaluation Module (CDCLVP111EVM-CVAL) 2016年 11月 17日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

評価ボード

CDCLVP111EVM-CVAL — CDCLVP111-SP 1:10 LVPECL クロック・ドライバの評価モジュール

The CDCLVP111-SP EVM allows testing and validation of the CDCLVP111 clock distribution buffer utilizing a ceramic Engineering Model (EM).
ユーザー・ガイド: PDF
シミュレーション・モデル

CDCLVP111 IBIS Model Version 2.0 (Rev. B)

SLLM052B.ZIP (35 KB) - IBIS Model
設計ツール

CLOCK-TREE-ARCHITECT

Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
CFP (HFG) 36 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 材料 (内容)
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ