LMK1C1104
- 高性能の 1：2、1：3、1：4 LVCMOS クロック・バッファ
- 非常に小さい出力スキュー：50ps 未満
- 非常に小さい付加ジッタ：50fs 未満
- VDD = 3.3V で 7.5fs (標準値)
- VDD = 2.5V で 10fs (標準値)
- VDD = 1.8V で 19.2fs (標準値)
- 超低速伝播遅延：3ns 未満
- 同期出力イネーブル
- 電源電圧：3.3V、2.5V、1.8V
- 3.3V トレラント入力機能 (すべての電源電圧で対応)
- フェイルセーフ入力
- 3.3V で fmax = 250MHz 2.5V および 1.8V で fmax = 200MHz
- 動作温度範囲：–40℃～125℃
- 8 ピンの TSSOP パッケージで供給
- 8 ピンの WSON パッケージで供給
LMK1C110x は、テキサス・インスツルメンツ製の高性能、低スキューのモジュール式汎用クロック・バッファ・ファミリです。このファミリはすべて、モジュール手法を考慮して設計されています。1：2、1：3、1：4 の 3 種類のファンアウト・バリエーションがあります。
このファミリに属するデバイスはすべて互いにピン互換であり、CDCLVC110x ファミリと後方互換性があるため扱いが簡単です。
ファミリのすべての製品は、小さい付加ジッタ、小さいスキュー、広い動作温度範囲などの高い性能を共有しています。
LMK1C110x は、1G が LOW になると出力を LOW 状態に切り換える同期出力イネーブル制御 (1G) をサポートしています。これらのデバイスにはフェイルセーフ入力があり、入力信号がない場合の出力の発振を防止し、VDD が供給される前に入力信号を受け入れます。
LMK1C110x ファミリは 1.8V、2.5V、3.3V 環境で動作し、–40℃～125℃で動作が規定されています。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK1C110x 1.8V、2.5V、3.3V LVCMOS クロック・バッファ・ファミリ データシート (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2022/04/11 |
| アプリケーション・ノート | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024/09/03 | |||
| アプリケーション・ノート | EMC/EMI Compliant Design for Single Pair Ethernet | PDF | HTML | 2023/07/22 | |||
| ユーザー・ガイド | LMK1C1104 Low-Additive, Phase-Noise LVCMOS Clock Buffer Evaluation Board (Rev. A) | PDF | HTML | 2020/12/10 | |||
| アプリケーション・ノート | Clocking for Medical Ultrasound Systems (Rev. A) | PDF | HTML | 2020/09/30 | |||
| アプリケーション・ノート | LMK1C110x Key Performance in System Level (Rev. A) | 2020/03/10 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
AM261-SOM-EVM — AM261x 制御システム オン モジュール (SOM) の評価基板
LMK1C1104DFNEVM — LMK1C1104 DFN 封止、低ジッタ、1:4、LVCMOS ファンアウト バッファの評価基板
LMK1C1104EVM — LMK1C1104 低ジッタ 1:4 LVCMOS ファンアウト バッファ評価基板
LMK1C1108EVM — LMK1C1108 低ジッタ、1:8、LVCMOS ファンアウト バッファの評価基板
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
PMP23630 — HVDC 30kW PSU 向けデータセンターのリファレンス デザイン
このリファレンス デザインは、高電圧 DC (HVDC) 出力を備えた 2 段、高効率、30kW の電源です。最初の段は、3 相入力電力源で動作する 3 レベルのフライング コンデンサ力率補正 (PFC) コンバータです。PFC 制御は TMS320F28P650DK 高性能マイクロコントローラで実装されています。フライング コンデンサトポロジは、インダクタで周波数が 2 倍の効果を持つため、より従来型のトポロジ (Vienna 整流器など) よりも選択されています。この 2 倍の結果、インダクタの小型化と効率向上をもたらします。PFC の後に 2 つの Δ-Δ 接続された 3 相インダクタ (...)
TIDA-010230 — レーダーと EW (電子戦) の各アプリケーション向け、マルチチャネル RF トランシーバ、低ノイズ クロック処理のリファレンス デザイン
TIDA-010244 — 3 相シャントベース エネルギー計測のリファレンス デザイン
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 8 | Ultra Librarian |
| WSON (DQF) | 8 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。