CDCLVC1310
- High-Performance Crystal Buffer With Ultralow Noise
Floor of –169 dBc/Hz - Additive Phase Noise/Jitter Performance Is
25 fsRMS (Typ.) - Level Translation With 3.3-V or 2.5-V Core and
3.3-V, 2.5-V, 1.8-V, or 1.5-V Output Supply - Device inputs consist of primary, secondary,
and crystal inputs, and manually selectable
(through pins) using the input MUX. The primary
and secondary inputs can accept LVPECL, LVDS,
HCSL, SSTL or LVCMOS signals and crystal input.- Crystal Frequencies Supported Are From
8 MHz to 50 MHz - Differential and Single-Ended Input Frequencies
Supported Are up to 200 MHz
- Crystal Frequencies Supported Are From
- 10 Single-Ended LVCMOS Outputs. The outputs can
operate at 1.5-V, 1.8-V, 2.5-V or 3.3-V
Power-Supply Voltage.- LVCMOS Outputs Operate up to 200 MHz
- Output Skew Is 30 ps (Typical)
- Total Propagation Delay Is 2 ns (Typical)
- Synchronous and Glitch-Free Output Enable Is
Available
- Offered in QFN-32 5-mm × 5-mm Package With
Industrial Temperature Range of –40°C to 85°C - Can Overdrive Crystal Input With LVCMOS Signal up to 50 MHz
The CDCLVC1310 is a highly versatile, low-jitter, low-power clock fanout buffer which can distribute to ten low-jitter LVCMOS clock outputs from one of three inputs, whose primary and secondary inputs can feature differential or single-ended signals and crystal input. Such a buffer is good for use in a variety of mobile and wired infrastructure, data communication, computing, low-power medical imaging, and portable test and measurement applications. When the input is an illegal level, the output is at a defined state. One can set the core to 2.5 V or 3.3 V, and output to 1.5 V, 1.8 V, 2.5 V or 3.3 V. Pin programming easily configures the CDCLVC1310. The overall additive jitter performance is 25 fsRMS (typical). The CDCLVC1310 comes in a small 32-pin 5-mm × 5-mm QFN package.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | Ten-Output Low-Jitter Low-Power Clock Buffer and Level Translator データシート (Rev. E) | 2014/01/06 | |||
| アプリケーション・ノート | Crystal Oscillator Performance of the CDCLVC1310 | 2012/08/09 | ||||
| アプリケーション・ノート | Phase Noise Performance of CDCLVC1310 | 2012/01/26 | ||||
| ユーザー・ガイド | 10-Output Low Jitter Low Power Differential to LVCMOS Clock Buffer - Evaluation | 2011/11/29 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
CDCLVC1310-EVM — CDCLVC1310 Evaluation Module
The CDCLVC1310 is a highly versatile, low jitter and low power clock fan out buffer, which distributes up to ten low jitter LVCMOS clock outputs. The clock is derived from one of three inputs, whose primary and secondary inputs feature differential or single-ended signals and the third input is a (...)
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。