ホーム クロックとタイミング クロック・バッファ
ホーム
クロックとタイミング
クロック・バッファ

LMK1D1204P

アクティブ

ピンによる制御機能搭載、4 チャネル出力、LVDS、1.8V、2.5V、3.3V バッファ

ご注文はこちら
データシート

LMK1D1204P

アクティブ
データシート ご注文はこちら

製品詳細

Function Clock buffer, Differential Additive RMS jitter (typ) (fs) 50 Output frequency (max) (MHz) 2000 Number of outputs 4 Output supply voltage (V) 1.8, 2.5, 3.3 Core supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Features 2:4 fanout, Individual output enable control, Pin control, Universal inputs Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
Function Clock buffer, Differential Additive RMS jitter (typ) (fs) 50 Output frequency (max) (MHz) 2000 Number of outputs 4 Output supply voltage (V) 1.8, 2.5, 3.3 Core supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Features 2:4 fanout, Individual output enable control, Pin control, Universal inputs Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
VQFN (RHD) 28 25 mm² 5 x 5
  • 2 入力 4 出力 (2:4) の高性能 LVDS クロック・バッファ・ファミリ
  • 出力周波数：最大 2GHz
  • 個別の出力イネーブル / ディセーブル用ハードウェア・ピン
  • 電源電圧：1.8/2.5/3.3V ± 5%
  • 小さい付加ジッタ：156.25MHz 時、12kHz～20MHz の範囲で最大 60fs RMS

    • 非常に小さい位相ノイズフロア：-164dBc/Hz (標準値)

  • 非常に小さい伝搬遅延：575ps (最大値)

  • 出力スキュー：20ps (最大値)

  • ユニバーサル入力は LVDS、LVPECL、LVCMOS、HCSL、CML の信号レベルに対応
  • LVDS リファレンス電圧 VAC_REFは、容量性結合入力に使用可能
  • 産業用温度範囲：-40℃～105℃
  • パッケージ：
    • 5mm × 5mm、28 ピン VQFN (RHD)
  • 2 入力 4 出力 (2:4) の高性能 LVDS クロック・バッファ・ファミリ
  • 出力周波数：最大 2GHz
  • 個別の出力イネーブル / ディセーブル用ハードウェア・ピン
  • 電源電圧：1.8/2.5/3.3V ± 5%
  • 小さい付加ジッタ：156.25MHz 時、12kHz～20MHz の範囲で最大 60fs RMS

    • 非常に小さい位相ノイズフロア：-164dBc/Hz (標準値)

  • 非常に小さい伝搬遅延：575ps (最大値)

  • 出力スキュー：20ps (最大値)

  • ユニバーサル入力は LVDS、LVPECL、LVCMOS、HCSL、CML の信号レベルに対応
  • LVDS リファレンス電圧 VAC_REFは、容量性結合入力に使用可能
  • 産業用温度範囲：-40℃～105℃
  • パッケージ：
    • 5mm × 5mm、28 ピン VQFN (RHD)

LMK1D1204P クロック・バッファは、2 つのクロック入力 (IN0 および IN1) のいずれか 1 つを 4 ペアの差動 LVDS クロック出力 (OUT0～OUT3) に分配します。このとき、クロック分配のスキューを最小限に抑えます。入力は LVDS、LVPECL、LVCMOS、HCSL、CML のいずれかに対応可能です。

LMK1D1204P は、50Ω 伝送経路の駆動に特化して設計されています。シングルエンド・モードで入力を駆動する場合には、Figure 8-6 に示す適切なバイアス電圧を未使用の負入力ピンに印加する必要があります。IN_SEL ピンは、どの入力を出力に転送するかを選択します。このデバイスは、フェイルセーフ入力機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。

各 LVDS 差動出力は、対応する OEx ピンをロジック HIGH「1」に設定するとイネーブルになります。このピンがロジック LOW「0」に設定されている場合、出力がディセーブルされてHIGH Z 状態になり、消費電力の低減につながります。

このデバイスは、1.8V、2.5V または 3.3V 電源で動作し、-40℃～105℃ (周囲温度) で動作が規定されています。

LMK1D1204P クロック・バッファは、2 つのクロック入力 (IN0 および IN1) のいずれか 1 つを 4 ペアの差動 LVDS クロック出力 (OUT0～OUT3) に分配します。このとき、クロック分配のスキューを最小限に抑えます。入力は LVDS、LVPECL、LVCMOS、HCSL、CML のいずれかに対応可能です。

LMK1D1204P は、50Ω 伝送経路の駆動に特化して設計されています。シングルエンド・モードで入力を駆動する場合には、Figure 8-6 に示す適切なバイアス電圧を未使用の負入力ピンに印加する必要があります。IN_SEL ピンは、どの入力を出力に転送するかを選択します。このデバイスは、フェイルセーフ入力機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。

各 LVDS 差動出力は、対応する OEx ピンをロジック HIGH「1」に設定するとイネーブルになります。このピンがロジック LOW「0」に設定されている場合、出力がディセーブルされてHIGH Z 状態になり、消費電力の低減につながります。

このデバイスは、1.8V、2.5V または 3.3V 電源で動作し、-40℃～105℃ (周囲温度) で動作が規定されています。
open-in-new その他の クロック・バッファ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスと類似の機能。
LMK1D1204 アクティブ 4 チャネル出力、LVDS 1.8V バッファ Same performance without individual output enable/disable feature

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMK1D1204P ピン制御 OE、低付加ジッタ LVDS バッファ データシート PDF | HTML 英語版をダウンロード PDF | HTML 2021年 9月 29日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

評価ボード

LMK1D1208EVM — LMK1D1208 低ジッタ、2:8、LVDS ファンアウト・バッファの評価基板

LMK1D1208 は、2 個の差動入力と 8 個の LVDS 出力を採用した、高性能で付加ジッタの小さい LVDS クロック・バッファです。この評価基板 (EVM) は、LMK1D1208 の電気的性能を実証する設計を採用しています。また、この EVM を使用して、LMK1Dxxxx ファミリに属する他の 28 ピン・デバイスを評価することもできます。LMK1D1208EVM は、最高の性能を達成できるように、複数の 50Ω SMA コネクタと、複数のインピーダンス制御済み 50Ω マイクロストリップ伝送ラインを実装しています。
ユーザー・ガイド: PDF | HTML
TI.com で取扱いなし
シミュレーション・モデル

LMK1DX IBIS Model (Rev. A)

SNAM251A.ZIP (55 KB) - IBIS Model
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
パッケージ ピン数 ダウンロード
VQFN (RHD) 28 オプションの表示

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 材料 (内容)
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

英語で投稿されたすべてのフォーラムトピックを表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ