LMK61PD0A2

アクティブ

±50ppm、超低ジッタ、ピン選択可能、差動発振器

製品詳細

Output type HCSL, LVDS, LVPECL Output frequency (MHz) 312.5 Stability (ppm) 50 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.1
Output type HCSL, LVDS, LVPECL Output frequency (MHz) 312.5 Stability (ppm) 50 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.1
QFM (SIA) 8 12.25 mm² (3.5 mm × 3.5 mm)
  • Ultra-low Noise, High Performance
    • Jitter: 90 fs RMS typical fOUT > 100 MHz
    • PSRR: –70 dBc, robust supply noise immunity
  • Flexible Output Frequency and Format; User
    Selectable
    • Frequencies: 62.5 MHz, 100 MHz, 106.25 MHz,
      125 MHz, 156.25 MHz, 212.5 MHz,
      312.5 MHz
    • Formats: LVPECL, LVDS or HCSL
  • Total frequency tolerance of ± 50 ppm
  • Internal memory stores multiple start-up
    configurations, selectable through pin control
  • 3.3V operating voltage
  • Industrial temperature range (–40ºC to +85ºC)
  • 7 mm × 5 mm 8-pin package
  • Ultra-low Noise, High Performance
    • Jitter: 90 fs RMS typical fOUT > 100 MHz
    • PSRR: –70 dBc, robust supply noise immunity
  • Flexible Output Frequency and Format; User
    Selectable
    • Frequencies: 62.5 MHz, 100 MHz, 106.25 MHz,
      125 MHz, 156.25 MHz, 212.5 MHz,
      312.5 MHz
    • Formats: LVPECL, LVDS or HCSL
  • Total frequency tolerance of ± 50 ppm
  • Internal memory stores multiple start-up
    configurations, selectable through pin control
  • 3.3V operating voltage
  • Industrial temperature range (–40ºC to +85ºC)
  • 7 mm × 5 mm 8-pin package

The LMK61PD0A2 is an ultra-low jitter PLLatinum™ pin selectable oscillator that generates commonly used reference clocks. The device is pre-programmed in factory to support seven unique reference clock frequencies that can be selected by pin-strapping each of FS[1:0] to VDD, GND or NC (no connect). Output format is selected between LVPECL, LVDS, or HCSL by pin-strapping OS to VDD, GND or NC. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3 V ± 5% supply.

The LMK61PD0A2 is an ultra-low jitter PLLatinum™ pin selectable oscillator that generates commonly used reference clocks. The device is pre-programmed in factory to support seven unique reference clock frequencies that can be selected by pin-strapping each of FS[1:0] to VDD, GND or NC (no connect). Output format is selected between LVPECL, LVDS, or HCSL by pin-strapping OS to VDD, GND or NC. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3 V ± 5% supply.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート LMK61PD0A2 Ultra-Low Jitter Pin Selectable Oscillator データシート (Rev. A) PDF | HTML 2015/11/03

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

LMK61PDEVM — LMK61PDEVM 超低ジッタ ピン選択式発振器評価基板

LMK61PDEVM 評価基板は、テキサス インスツルメンツの LMK61PD 超低ジッタ ピン選択式差動発振器の 100fs RMS ジッタ性能と構成可能性を評価するための包括的なプラットフォームを提供し、7 つの固有のリファレンス クロック周波数と設定可能な出力フォーマットを備えています。

LMK61PDEVM は、ジッタが重要なアプリケーションの高性能クロック ソースとして使用でき、ユーザーが選択した事前定義済みの周波数と出力フォーマットに簡単に設定できます。オンボードの設定可能なジャンパを使用して、デバイスを構成できます。ユーザーは、7 (...)

ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
設計ツール

PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール

PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。

サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
QFM (SIA) 8 Ultra Librarian

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ