)ADS61B23 is a 12-bit A/D converter (ADC) with a maximum sampling frequency of 80 MSPS. It combines high performance and low power consumption in a compact 32-QFN package. The analog inputs use buffers to isolate the switching transients of the internal sample & hold from the external driving circuit. The buffered inputs present very low input capacitance (< 2pF) & wide bandwidth. This makes it easy to drive them at high input frequencies, compared to an ADC without the input buffers.
ADS61B23 has coarse and fine gain options that are used to improve SFDR performance at lower full-scale analog input ranges.
The digital data outputs are parallel CMOS or DDR LVDS (Double Data Rate). Several features exist to ease data capture—controls for output clock position and output buffer drive strength, plus LVDS current and internal termination programmability.
The output interface type, gain, and other functions are programmed using a 3-wire serial interface. Alternatively, some of these functions are configured using dedicated parallel pins so the device starts in the desired state after power-up.
ADS61B23 includes internal references, while eliminating the traditional reference pins and associated external decoupling. External reference mode is also supported.
| Documentación principal | Tipo | Título | Opciones de formato | Descargar la versión más reciente en inglés | Fecha | |
|---|---|---|---|---|---|---|
| * | Hoja de datos | 12Bits 80MSPS ADC with Buffered Analog Inputs datasheet | 7/02/2008 | |||
| Nota sobre la aplicación | Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) | 22/05/2015 | ||||
| Nota sobre la aplicación | Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) | 19/07/2013 | ||||
| Nota sobre la aplicación | Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (Rev. A) | 10/09/2010 | ||||
| Nota sobre la aplicación | Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio | 28/04/2009 | ||||
| Nota sobre la aplicación | CDCE62005 as Clock Solution for High-Speed ADCs | 4/09/2008 | ||||
| Nota sobre la aplicación | CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters | 8/06/2008 | ||||
| Nota sobre la aplicación | Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 | 2/06/2008 | ||||
| Nota sobre la aplicación | QFN Layout Guidelines | 28/07/2006 |
Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.
La calculadora del ingeniero analógico está diseñada para acelerar muchos de los cálculos repetitivos que los ingenieros de diseño de circuitos analógicos utilizan de forma habitual. Esta herramienta para PC proporciona una interfaz gráfica con una lista de varios cálculos comunes que van desde el (...)
| Encapsulado | Pines | Símbolos CAD, huellas y modelos 3D |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI.