ADS1287
- Selectable Operating Modes
- High-Resolution Mode:
- SNR: 113 dB (1000 SPS, Gain = 1)
- Power: 4.5 mW
- Low-Power Mode:
- SNR: 110 dB (1000 SPS, Gain = 1)
- Power: 2.4 mW
- THD: –115 dB
- CMRR: 115 dB
- High-Impedance CMOS PGA
- Gains 1, 2, 4, 8, and 16
- Data Rates: 62.5 SPS to 1000 SPS
- Flexible Digital
Filter:
- Sinc + FIR + IIR (Selectable)
- Linear and Minimum Phase Response
- Programmable High-Pass Filter
- Offset and Gain Calibration
- Synchronization Control
- SPI-Compatible Interface
- Analog Power Supply: 5 V or ±2.5 V
- Digital Power Supply: 2.5 V to 3.3 V
The ADS1287 device is a low-power, analog-to-digital converter (ADC), with an integrated programmable gain amplifier (PGA) and finite-impulse-response (FIR) digital filter. The ADC is suitable for the demanding needs of seismic equipment requiring precision digitizing with low power consumption.
The ADC features a programmable-gain, high-impedance complementary metal oxide semiconductor (CMOS) amplifier, suitable for direct connection of geophone and hydrophone sensors to the ADC over a wide range of input signals (±2.5 V to ±0.156 V).
The ADC incorporates a fourth-order, inherently stable, delta-sigma (ΔΣ) modulator. The modulator digital output is filtered and decimated by the internal FIR digital filter to yield the ADC conversion result.
The FIR digital filter provides data rates up to 1000 samples per second (SPS). The high-pass filter (HPF) removes DC and low frequency components from the conversion result. On-chip gain and offset scaling registers support system calibration.
Together, the amplifier, modulator, and digital filter dissipate 4.5 mW in high-resolution mode (2.4 mW in low-power mode). The ADC is packaged in a compact 5-mm × 4-mm VQFN package. The ADC is fully specified over the –40°C to +85°C temperature range.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | ADS1287 Low-Power, 1000-SPS, Wide-Bandwidth, Analog-to-Digital Converter With Programmable Gain Amplifier datasheet (Rev. B) | PDF | HTML | 2019. 8. 27 | |
| 애플리케이션 노트 | Calculating Conversion Latency and System Cycle Time for Delta-Sigma ADCs (Rev. A) | PDF | HTML | 2024. 3. 18 | ||
| 애플리케이션 노트 | QFN and SON PCB Attachment (Rev. C) | PDF | HTML | 2023. 12. 6 | ||
| 애플리케이션 노트 | Digital Filter Types in Delta-Sigma ADCs (Rev. A) | PDF | HTML | 2023. 3. 29 | ||
| e북 | Fundamentals of Precision ADC Noise Analysis (Rev. A) | 2020. 6. 19 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
아날로그 엔지니어의 계산기는 아날로그 회로 설계 엔지니어가 정기적으로 사용하는 많은 반복 계산의 속도를 높이도록 설계되었습니다. 이 PC 기반 툴은 피드백 저항을 사용한 연산 증폭기 게인 설정부터 아날로그-디지털 컨버터(ADC) 드라이브 버퍼 회로 안정화를 위한 적절한 회로 설계 요소 선택에 이르기까지 다양한 일반적인 계산 목록이 포함된 그래픽 인터페이스를 제공합니다.
이 계산기는 독립 실행형 툴로 유용할 뿐만 아니라 아날로그 엔지니어의 포켓 레퍼런스에 설명된 개념과도 잘 어울립니다.
ADC-DAC-TO-VREF-SELECT-DESIGN-TOOL — The ADC-TO-VREF-SELECT tool enables the pairing of TI ADCs, DACs, and series voltage references.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RHF) | 24 | Ultra Librarian |