製品詳細

Sample rate (max) (Msps) 65 Resolution (Bps) 14 Number of input channels 2 Interface type Parallel CMOS Analog input BW (MHz) 750 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2.3 Power consumption (typ) (mW) 725 Architecture Pipeline SNR (dB) 74.4 ENOB (Bps) 11.9 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 65 Resolution (Bps) 14 Number of input channels 2 Interface type Parallel CMOS Analog input BW (MHz) 750 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2.3 Power consumption (typ) (mW) 725 Architecture Pipeline SNR (dB) 74.4 ENOB (Bps) 11.9 SFDR (dB) 85 Operating temperature range (°C) -40 to 85 Input buffer No
HTQFP (PFP) 80 196 mm² 14 x 14
  • Dual ADC
  • 14 Bit Resolution
  • 65 MSPS Sample Rate
  • High SNR = 74 dBFs at 70 MHz fIN
  • High SFDR = 84 dBc at 70 MHz fIN
  • 2.3 VPP Differential Input Voltage
  • Internal / External Voltage Reference
  • 3.3 V Single-Supply Voltage
  • Analog Power Dissipation = 0.72 W
  • Output Supply Power Dissipation = 0.17 W
  • 80 Lead PowerPad™ TQFP Package
  • Two’s Complement Output Format
  • APPLICATIONS
    • Communication Receivers
    • Base Station Infrastructure
    • Test and Measurement Instrumentation

PowerPAD and CommsADC are trademarks of Texas Instruments.

  • Dual ADC
  • 14 Bit Resolution
  • 65 MSPS Sample Rate
  • High SNR = 74 dBFs at 70 MHz fIN
  • High SFDR = 84 dBc at 70 MHz fIN
  • 2.3 VPP Differential Input Voltage
  • Internal / External Voltage Reference
  • 3.3 V Single-Supply Voltage
  • Analog Power Dissipation = 0.72 W
  • Output Supply Power Dissipation = 0.17 W
  • 80 Lead PowerPad™ TQFP Package
  • Two’s Complement Output Format
  • APPLICATIONS
    • Communication Receivers
    • Base Station Infrastructure
    • Test and Measurement Instrumentation

PowerPAD and CommsADC are trademarks of Texas Instruments.

The ADS5553 is a high-performance, dual channel, 14 bit, 65 MSPS analog-to-digital converter (ADC). To provide a complete solution, each channel includes a high-bandwidth linear sample-and-hold stage (S& H) and an internal reference. Designed for applications demanding high dynamic performance in a small space, the ADS5553 has excellent power consumption of 0.9 W at 3.3 V single-supply voltage. This allows an even higher system integration density. The provided internal reference simplifies system design requirements, yet an external reference can be used optionally to suit the accuracy and low drift requirements of the application. The outputs are parallel CMOS compatible.

The ADS5553 is available in a 80 lead TQFP PowerPAD package and is specified over the full temperature range of -40°C to 85°C.

The ADS5553 is a high-performance, dual channel, 14 bit, 65 MSPS analog-to-digital converter (ADC). To provide a complete solution, each channel includes a high-bandwidth linear sample-and-hold stage (S& H) and an internal reference. Designed for applications demanding high dynamic performance in a small space, the ADS5553 has excellent power consumption of 0.9 W at 3.3 V single-supply voltage. This allows an even higher system integration density. The provided internal reference simplifies system design requirements, yet an external reference can be used optionally to suit the accuracy and low drift requirements of the application. The outputs are parallel CMOS compatible.

The ADS5553 is available in a 80 lead TQFP PowerPAD package and is specified over the full temperature range of -40°C to 85°C.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
14 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート Dual 14 Bit, 65 MSPS ADC データシート 2005年 2月 21日
アプリケーション・ノート Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
アプリケーション・ノート Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
アプリケーション・ノート Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (英語) (Rev. A) 2010年 9月 10日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ収集と A/D 変換の原理 最新の英語版をダウンロード (Rev.A) PDF | HTML 2009年 8月 5日
アプリケーション・ノート Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 2009年 4月 22日
アプリケーション・ノート CDCE62005 Application Report 2008年 9月 4日
アプリケーション・ノート CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
アプリケーション・ノート アナログ・デジタルの仕様とパフォーマンス特性の用語集 (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.B) 2008年 1月 18日
EVM ユーザー ガイド (英語) ADS5553 EVM 2005年 3月 1日
Analog Design Journal Clocking High-Speed Data Converters 2005年 1月 18日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

ソフトウェア・プログラミング・ツール

HSADC-SPI-UTILITY — 高速 ADC SPI プログラミング・ツール

シミュレーション・モデル

ADS55xx IBIS Model (Rev. C)

SBAC028C.ZIP (343 KB) - IBIS Model
計算ツール

JITTER-SNR-CALC — ジッタおよび SNR カリキュレータ、ADC 用

JITTER-SNR-CALC の使用により、入力周波数とクロック・ジッタに基づく ADC の理論上の信号対ノイズ比(SNR)性能の計算が可能になります。
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
HTQFP (PFP) 80 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 材料 (内容)
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ