データシート
OPA625
- High-Drive Mode:
- GBW (G = 100): 120 MHz
- Slew Rate: 115 V/µs
- 16-Bit Settling at 4-V Step: 280 ns
- Low Voltage Noise: 2.5 nV/√Hz at 10 kHz
- Low Output Impedance: 1 Ω at 1 MHz
- Offset Voltage: ±100 µV (max)
- Offset Voltage Drift: ±3 µV/ºC (max)
- LowQuiescent Current: 2 mA (typ)
- Low-Power Mode:
- GBW: 1 MHz
- Low Quiescent Current: 270 µA (typ)
- Power-Scalable Features:
- Ultrafast Transition from Low-Power to High-Drive Mode: 170 ns
- High AC and DC Precision:
- Low Distortion: –122 dBc for HD2 and –140 dBc for HD3 at 100 kHz
- Input Common-Mode Range Includes Negative Rail
- Rail-to-Rail Output
- Wide Temperature Range: Fully Specified from –40°C to +125°C
The OPAx625 family of operational amplifiers are excellent 16-bit and 18-bit, SAR ADC drivers that are high precision with low THD and noise allow for a unique power-scalable solution. This family of devices is fully characterized and specified with a 16-bit settling time of 280 ns that enables a true 16-bit effective number of bits (ENOB). Along with a high dc precision of only 100 µV offset voltage, a wide gain-bandwidth product of 120 MHz, a low wideband noise of 2.5 nV/√Hz, this family is optimized for driving high-throughput, high-resolution SAR ADCs, such as the ADS88xx family of SAR ADCs.
The OPAx625 features two operating modes: high-drive and low-power. In the innovative low-power mode, the OPAx625 tracks the input signal allowing the OPAx625 to transition from low-power mode to high-drive mode at 16-bit ENOB within 170 ns.
The OPAx625 family is available in 6-pin SOT and 10-pin VSSOP packages and is specified for operation from –40°C to +125°C.
技術資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
8 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | OPAx625 High-Bandwidth, High-Precision, Low THD+N, 16-Bit and 18-Bit Analog-to-Digital Converter (ADC) Drivers データシート (Rev. A) | PDF | HTML | 2015年 4月 20日 | ||
| e-Book（PDF） | Analog Engineer’s Pocket Reference Guide Fifth Edition (Rev. C) | 2018年 11月 30日 | ||||
| e-Book（PDF） | The Signal - オペアンプ設計ブログ集 | 英語版をダウンロード | 2018年 3月 23日 | |||
| アプリケーション・ノート | Dual Bipolar Power-Supply Considerations for Amplifiers | 2017年 8月 1日 | ||||
| 技術記事 | 2 steps to achieve 16-bit settling for your high-throughput data-acquisition system | 2015年 6月 5日 | ||||
| 技術記事 | 16-bit settling for your high-throughput data acquisition system | 2015年 5月 8日 | ||||
| アプリケーション・ノート | 高速データ変換 | 英語版をダウンロード | 2009年 12月 11日 | |||
| アプリケーション・ノート | 高速オペアンプのノイズ解析 (Rev. A 翻訳版) | 英語版をダウンロード (Rev.A) | 2007年 12月 5日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。
評価ボード
ADS9120EVM-PDK — ADS9120 16 ビット 2.5MSPS 15.5mW SAR ADC EVM のパフォーマンス・デモ・キット（PDK）
The ADS9120 evaluation module (EVM) performance demonstration kit (PDK) is a platform for evaluating the performance of the ADS9120 successive-approximation register analog-to-digital converter (SAR ADC). The ADS9120EVM-PDK includes the ADS9120 EVM board, the PHI controller board, and accompanying (...)
ユーザー・ガイド: PDF
シミュレーション・モデル
OPA625 TINA-TI Reference Design (Rev. A)
SBOM936A.TSC (340 KB) - TINA-TI Reference Design
計算ツール
ANALOG-ENGINEER-CALC — アナログ技術者向けカリキュレータ
アナログ・エンジニア向けカリキュレータは、アナログ回路設計エンジニアが日常的に繰り返し行っている計算の多くを迅速化します。この PC ベース・ツールはグラフィカル・インターフェイスにより、帰還抵抗を使用したオペアンプのゲイン設定から、A/D コンバータ（ADC）のドライブ・バッファ回路の安定化に最適な部品の選択に至るまで、一般的に行われている各種計算のリストを表示します。スタンドアロン・ツールとして使用できるほか、『アナログ回路設計式一覧ポケット・ガイド』で説明されているコンセプトと組み合わせることもできます。
計算ツール
VOLT-DIVIDER-CALC — ボルテージ・デバイダは、電圧分割の為の抵抗のセットで決まります。
VOLT-DIVIDER-CALC quickly determines a set of resistors for a voltage divider. This KnowledgeBase Javascript utility can be used to find a set of resistors for a voltage divider to achieve the desired output voltage. This calculator can also be used to design non-inverting attentuation circuits.
(...)
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
リファレンス・デザイン
TIDA-01054 — 高性能 DAQ システムの EMI 効果排除向けマルチレール電源のリファレンス・デザイン
TIDA-01054 リファレンス・デザインは LM53635 降圧コンバータを使用し、16 ビット超のデータ・アクイジション（DAQ）システムに EMI がもたらす性能低下の影響を排除します。降圧コンバータにより、基板面積を節減するとともに EMI によるノイズ劣化を招かずに、電源ソリューションをシグナルパスに近接配置できます。このリファレンス・デザインにより、20 ビットの1MSPS 逐次比較型（SAR）ADC を使用する場合に、100.13dB のシステム SNR 性能を実現できます。これは、外部電源を使用する場合の 100.14dB という SNR 性能に匹敵する値です。
リファレンス・デザイン
TIDA-01055 — 高性能 DAQ システム向け ADC リファレンス電圧バッファ最適化のリファレンス・デザイン
TIDA-01055 は高性能 DAQ システムのリファレンス・デザインで、TI の高速オペアンプ OPA837 の使用により ADC リファレンス・バッファを最適化し、SNR 特性の改善と消費電力の低減を実現します。複合バッファ構成で使用され、従来のオペアンプに比べ消費電力を 22% 改善します。バッファ内蔵リファレンス電圧源は多くの場合、チャネル数の多いシステムでの最適性能の実現に必要な駆動能力が不足しています。 このリファレンス・デザインは複数の ADC を駆動可能なほか、18 ビット 2MSPS 逐次比較型（SAR）ADC を使用して、15.77 ビットのシステム (...)
リファレンス・デザイン
TIDA-01057 — 10Vpp の真の差動入力に対応し、信号ダイナミック・レンジを最大化する最大 20 ビットの ADC のリファレンス・デザイン
This reference design is designed for high performance data acquisition(DAQ) systems to improve the dynamic range of 20 bit differential input ADCs. Many DAQ systems require the measurement capability at a wide FSR (Full Scale Range) in order to obtain sufficient signal dynamic range. Many earlier (...)
リファレンス・デザイン
TIDA-01056 — 電源効率の最適化と EMI の最小化を実現する 20 ビット、1MSPS DAQ（データ・アクイジション）のリファレンス・デザイン
This reference design for high performance data acquisition (DAQ) systems optimizes power stage in order to reduce power consumption and minimize the effect of EMI from switching regulator by using LMS3635-Q1 buck converter. This reference designs yields 7.2% efficiency improvement at most (...)
リファレンス・デザイン
TIDA-01051 — 自動試験装置向け、FPGA 使用とデータ・スループットを最適化するリファレンス・デザイン
TIDA-01051 リファレンス・デザインは、自動試験機器（ATE）などの非常にチャネル数の多いデータ・アクイジション（DAQ）システムのチャネル密度、統合、消費電力、クロック・ディストリビューション、シグナル・チェーン性能を最適化します。TI の DS90C383B などのシリアライザを使用して、多くの同時サンプリング ADC の出力を複数の LVDS ラインに組み合わせることにより、ホスト FPGA が処理する必要のあるピン数を大幅に低減できます。 その結果、単一 FPGA による非常に多くの DAQ チャネル処理が可能になり、ボード配線の複雑さを大幅に軽減できます。
リファレンス・デザイン
TIDA-01053 — 高ダイナミック・レンジの計測向けに THD、ノイズ、SNR を最適化する ADC ドライバのリファレンス・デザイン
TIDA-01053 は ADC ドライバのリファレンス・デザインで、ダイナミック・レンジの広い計測を行うために THD、ノイズ、システム全体の SNR を最適化します。ADC 入力の静電容量が高いことから、安定性、低ノイズ、大電流駆動能力、低い高調波歪み性能を同時に実現するには、ドライバの設計と部品選択プロセスに特有の課題が存在します。このリファレンス・デザインは ADC 駆動の際に完全差動アンプ、または 2 個のシングルエンド・アンプを使用する場合の性能上のメリットを示します。
リファレンス・デザイン
TIDA-01050 — 18 ビット SAR（逐次比較型）データ・コンバータ向けに最適化されたアナログ・フロント・エンド DAQ（データ・アクイジション）システムのリファレンス・デザイン
TIDA-01050 リファレンス・デザインは自動試験機器に付随する、統合、消費電力、性能、クロッキングの課題を改善します。いかなる ATE（自動試験機器）にも使用できますが、多数の入力チャネルを必要とするシステムに特に最適です。
リファレンス・デザイン
TIDA-01052 — 負電源を使用してフルスケール THD を改善する ADC ドライバのリファレンス・デザイン
TIDA-01052 リファレンス・デザインは、アナログ・フロント・エンド・ドライバ・アンプでグランドの代わりに負の電圧レールを使用する際に見られるシステム性能の向上を実現します。このコンセプトはすべてのアナログ・フロント・エンドに該当しますが、ここでは特に自動試験機器を対象としています。
リファレンス・デザイン
TIDA-00732 — 最大の SNR とサンプリング・レートを達成する 18 ビット、2Msps 絶縁型データ・アクイジションのリファレンス・デザイン
この「最大 SNR / サンプリング・レートを実現する 18 ビット、2Msps 絶縁型データ・アクイジションのリファレンス・デザイン」は、絶縁型データ・アクイジション・システムの設計で一般的に発生する、性能の制限に関する技術的課題の解消を可能にします。
- デジタル・アイソレータに起因する伝搬遅延を最小化し、サンプリング・レートを最大化
- デジタル・アイソレータに起因する ADC サンプリング・クロック・ジッタを効率的に軽減し、高周波 AC シグナル・チェーンの性能（SNR）を最大化
リファレンス・デザイン
TIPD169 — 16 ビット、1MSPS マルチプレクス・データ取得、リファレンス・デザイン
This design is for a 16-bit 1MSPS single-ended, multiplexed data acquisition system (DAQ) for dc inputs. The system is composed of a 16-bit successive-approximation-register (SAR) analog-to-digital converter (ADC), SAR ADC driver, reference driver, and multiplexer. The design shows the process to (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| SOT-23 (DBV) | 6 | オプションの表示 |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating / リフローピーク温度
- MTBF/FIT 推定値
- 材料 (内容)
- 認定試験結果
- 継続的な信頼性モニタ試験結果