現在提供此產品的更新版本

open-in-new 比較替代產品
功能與所比較的裝置相似
ADC3668 現行 具有 LVDS 介面和高達 32768x 降取的 16 位元、雙通道、250MSPS ADC Lower power

產品詳細資料

Sample rate (max) (Msps) 250 Resolution (Bits) 16 Number of input channels 2 Interface type DDR LVDS, QDR LVDS Analog input BW (MHz) 900 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2.5 Power consumption (typ) (mW) 1640 Architecture Pipeline SNR (dB) 75.8 ENOB (Bits) 12.03 SFDR (dB) 90 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 250 Resolution (Bits) 16 Number of input channels 2 Interface type DDR LVDS, QDR LVDS Analog input BW (MHz) 900 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2.5 Power consumption (typ) (mW) 1640 Architecture Pipeline SNR (dB) 75.8 ENOB (Bits) 12.03 SFDR (dB) 90 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFN (RGC) 64 81 mm² 9 x 9
  • Dual Channel
  • 14- and 16-Bit Resolution
  • Maximum Clock Rate: 250 MSPS
  • Analog Input Buffer with High Impedance Input
  • Flexible Input Clock Buffer with
    Divide-by-1, -2, and -4
  • 2-VPP and 2.5-VPP Differential Full-Scale Input (SPI-Programmable)
  • DDR or QDR LVDS Interface
  • 64-Pin VQFN Package (9-mm × 9-mm)
  • Power Dissipation: 820 mW/ch
  • Aperture Jitter: 85 fS
  • Internal Dither
  • Channel Isolation: 100 dB
  • Performance at fIN = 170 MHz at 2 VPP, –1 dBFS
    • SNR: 73.2 dBFS
    • SFDR:
      • 87 dBc (HD2 and HD3)
      • 100 dBc (Non HD2 and HD3)
  • Performance at fIN = 170 MHz:
    2.5 VPP, –1 dBFS
    • SNR: 74.9 dBFS
    • SFDR:
      • 85 dBc (HD2 and HD3)
      • 97 dBc (Non HD2 and HD3)
  • Dual Channel
  • 14- and 16-Bit Resolution
  • Maximum Clock Rate: 250 MSPS
  • Analog Input Buffer with High Impedance Input
  • Flexible Input Clock Buffer with
    Divide-by-1, -2, and -4
  • 2-VPP and 2.5-VPP Differential Full-Scale Input (SPI-Programmable)
  • DDR or QDR LVDS Interface
  • 64-Pin VQFN Package (9-mm × 9-mm)
  • Power Dissipation: 820 mW/ch
  • Aperture Jitter: 85 fS
  • Internal Dither
  • Channel Isolation: 100 dB
  • Performance at fIN = 170 MHz at 2 VPP, –1 dBFS
    • SNR: 73.2 dBFS
    • SFDR:
      • 87 dBc (HD2 and HD3)
      • 100 dBc (Non HD2 and HD3)
  • Performance at fIN = 170 MHz:
    2.5 VPP, –1 dBFS
    • SNR: 74.9 dBFS
    • SFDR:
      • 85 dBc (HD2 and HD3)
      • 97 dBc (Non HD2 and HD3)

The ADS42LB49 and ADS42LB69 are a family of high-linearity, dual-channel, 14- and 16-bit,
250-MSPS, analog-to-digital converters (ADCs) supporting DDR and QDR LVDS output interfaces. The buffered analog input provides uniform input impedance across a wide frequency range while minimizing sample-and-hold glitch energy. A sampling clock divider allows more flexibility for system clock architecture design. The ADS42LBx9 provides excellent spurious-free dynamic range (SFDR) over a large input frequency range with low-power consumption.

For all available packages, see the orderable addendum at the end of the datasheet.

The ADS42LB49 and ADS42LB69 are a family of high-linearity, dual-channel, 14- and 16-bit,
250-MSPS, analog-to-digital converters (ADCs) supporting DDR and QDR LVDS output interfaces. The buffered analog input provides uniform input impedance across a wide frequency range while minimizing sample-and-hold glitch energy. A sampling clock divider allows more flexibility for system clock architecture design. The ADS42LBx9 provides excellent spurious-free dynamic range (SFDR) over a large input frequency range with low-power consumption.

For all available packages, see the orderable addendum at the end of the datasheet.

下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 8
重要文件 類型 標題 格式選項 日期
* Data sheet ADS42LBx9 14- and 16-Bit, 250-MSPS, Analog-to-Digital Converters datasheet (Rev. F) PDF | HTML 2016年 5月 2日
Application note Correcting the Low-Frequency Response of the ADS42LBxx, ADS42JBxx for Time-Domai 2016年 5月 2日
Application note Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
Application note Signal Chain Noise Figure Analysis 2014年 10月 29日
EVM User's guide ADS42LBx9EVM User’s Guide (Rev. A) 2014年 6月 19日
Application note Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
Application note LMK04828 as a Clock Source for the ADS42JB69 2012年 11月 14日
User guide Interfacing Altera FPGAs to ADS4249 and DAC3482 (TIDA-00069 Reference Guide) 2012年 7月 10日

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

ADS42LB69EVM — ADS42LB69 雙通道、16 位元 250-MSPS 類比轉數位轉換器評估模組

ADS42LB69EVM 是一款用於評估德州儀器 (TI) 的 ADS42LB69 的評估模組 (EVM)。ADS42LB69 是一款低功耗、16 位元、250-MSPS 類比轉數位轉換器 (ADC),具備緩衝類比輸入和 LVDS 輸出。此 EVM 具有變壓器耦合類比和時脈輸入,可適應廣泛的訊號來源和頻率。ADS42LB69 可透過易於使用的軟體 GUI 進行控制,可針對各種用途快速配置。

ADS42LB69EVM 旨在與 TSW1400EVM 全功能資料擷取卡配合使用。接著 High Speed Data Converter Pro 軟體 GUI 可處理來自 TSW1400EVM (...)

使用指南: PDF
TI.com 無法提供
開發模組 (EVM) 的 GUI

DATACONVERTERPRO-SW High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

支援產品和硬體

支援產品和硬體

開發模組 (EVM) 的 GUI

SLAC542 ADS42LBx9 GUI v2p0

支援產品和硬體

支援產品和硬體

模擬型號

ADS42LB69 IBIS Model

SLAM169.ZIP (31 KB) - IBIS Model
計算工具

ANALOG-ENGINEER-CALC PC software analog engineer's calculator

The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)

支援產品和硬體

支援產品和硬體

設計工具

SBAC119 TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool)

支援產品和硬體

支援產品和硬體

模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一,涵蓋我們的類比和電源產品組合,以及特定類比行為模型,且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前,建立完整的終端設備設計和解決方案原型,進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中,您可以搜尋 TI (...)
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VQFN (RGC) 64 Ultra Librarian

訂購與品質

內含資訊:
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊:
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片