產品詳細資料

Sample rate (max) (Msps) 125 Resolution (Bits) 14 Number of input channels 2 Interface type DDR LVDS, Parallel CMOS Analog input BW (MHz) 600 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 277 Architecture Pipeline SNR (dB) 73.6 ENOB (Bits) 11.5 SFDR (dB) 91 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 125 Resolution (Bits) 14 Number of input channels 2 Interface type DDR LVDS, Parallel CMOS Analog input BW (MHz) 600 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 277 Architecture Pipeline SNR (dB) 73.6 ENOB (Bits) 11.5 SFDR (dB) 91 Operating temperature range (°C) -40 to 85 Input buffer No
VQFN (RGC) 64 81 mm² 9 x 9
  • Ultralow power with single 1.8-V Supply, CMOS output:
    • 183 mW Total power at 65 MSPS
    • 277 mW Total power at 125 MSPS
    • 332 mW Total power at 160 MSPS
  • High dynamic performance:
    • 88-dBc SFDR at 170 MHz
    • 71.4-dBFS SNR at 170 MHz
  • Crosstalk: > 90 dB at 185 MHz
  • Programmable gain up to 6 dB for SNR/SFDR trade-off
  • DC offset correction
  • Output interface options:
    • 1.8-V parallel CMOS interface
    • Double data rate (DDR) LVDS with programmable swing:
      • Standard swing: 350 mV
      • Low swing: 200 mV
  • Supports low input clock amplitude down to 200 mVPP
  • Package: VQFN-64 (9.00 mm × 9.00 mm)
  • Ultralow power with single 1.8-V Supply, CMOS output:
    • 183 mW Total power at 65 MSPS
    • 277 mW Total power at 125 MSPS
    • 332 mW Total power at 160 MSPS
  • High dynamic performance:
    • 88-dBc SFDR at 170 MHz
    • 71.4-dBFS SNR at 170 MHz
  • Crosstalk: > 90 dB at 185 MHz
  • Programmable gain up to 6 dB for SNR/SFDR trade-off
  • DC offset correction
  • Output interface options:
    • 1.8-V parallel CMOS interface
    • Double data rate (DDR) LVDS with programmable swing:
      • Standard swing: 350 mV
      • Low swing: 200 mV
  • Supports low input clock amplitude down to 200 mVPP
  • Package: VQFN-64 (9.00 mm × 9.00 mm)

The ADS424x and ADS422x family of devices are low-speed variants of the ADS42xx ultralow-power family of dual-channel, 14-bit or 12-bit analog-to-digital converters (ADCs). Innovative design techniques are used to achieve high-dynamic performance, while consuming extremely low power with 1.8-V supply. This topology makes the ADS424x/422x well-suited for multi-carrier, wide-bandwidth communications applications.

The ADS424x and ADS422x family of devices are low-speed variants of the ADS42xx ultralow-power family of dual-channel, 14-bit or 12-bit analog-to-digital converters (ADCs). Innovative design techniques are used to achieve high-dynamic performance, while consuming extremely low power with 1.8-V supply. This topology makes the ADS424x/422x well-suited for multi-carrier, wide-bandwidth communications applications.

下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
功能相同,但引腳輸出與所比較的裝置不同
ADC3664 現行 具有 SLVDS 介面的雙通道、14 位元、125 MSPS、高 SNR、低功率 ADC ADC3664 is an upgrade in performance and has lower power consumption.

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 11
重要文件 類型 標題 格式選項 日期
* Data sheet ADS42xx Dual-Channel, 14-Bit, 12-Bit, 160, 125, 65 MSPS Ultralow-Power ADC datasheet (Rev. E) PDF | HTML 2023年 2月 14日
Application note Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
Application note Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
User guide Interfacing Altera FPGAs to ADS4249 and DAC3482 (TIDA-00069 Reference Guide) 2012年 7月 10日
Application note High-Speed, Analog-to-Digital Converter Basics 2012年 1月 11日
Application note Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (Rev. A) 2010年 9月 10日
Application note Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio 2009年 4月 28日
Application note CDCE62005 as Clock Solution for High-Speed ADCs 2008年 9月 4日
Application note CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008年 6月 8日
Application note Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
Application note QFN Layout Guidelines 2006年 7月 28日

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

ADS4245EVM — ADS4245 雙通道、14 位元、125-MSPS 類比轉數位轉換器評估模組

The ADS4245EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4245 device, an extremely low power dual channel 14-bit 125 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

使用指南: PDF
TI.com 無法提供
開發板

DAC3152EVM — DAC3152 雙通道、10 位元、500-MSPS 數位轉類比轉換器評估模組

DAC3152EVM 是可讓設計人員用於評估德州儀器 (TI) 的雙通道 10 位元 500 MSPS DAC3152 數位轉類比轉換器 (DAC) 性能的電路板,其具備 10 位元組寬 DDR LVDS 資料輸入、極低功耗、尺寸和延遲。EVM 提供了可在不一定配備直接 RF TRF370333、350MHz 至 4.0GHz 正交調變器的情況下測試 DAC3152 的靈活環境,該調變器可將來自 DAC 的 I/Q 輸出升頻為射頻。

此 EVM 能與 TSW3100 模式產生器配合使用以執行廣泛的測試。TSW3100 產生測試模式,該模式將透過 LVDS 埠饋送至 (...)

使用指南: PDF
TI.com 無法提供
開發板

DAC3162EVM — DAC3162 雙通道、12 位元、500-MSPS 數位轉類比轉換器評估模組

DAC3162EVM 是可讓設計人員用於評估德州儀器 (TI) 的雙通道 12 位元 500 MSPS DAC3162 數位轉類比轉換器 (DAC) 性能的電路板,其具備 12 位元組寬 DDR LVDS 資料輸入、極低功耗、尺寸和延遲。EVM 提供了可在不一定配備直接 RF TRF370333、350MHz 至 4.0GHz 正交調變器的情況下測試 DAC3162 的靈活環境,該調變器可將來自 DAC 的 I/Q 輸出升頻為射頻。

此 EVM 能與 TSW3100 模式產生器配合使用以執行廣泛的測試。TSW3100 產生測試模式,該模式將透過 LVDS 埠饋送至 (...)

使用指南: PDF
TI.com 無法提供
開發板

TSW3085EVM — 寬頻發射訊號鏈評估板和參考設計

The TSW3085 Evalutaion Module is a circuit board that allows system designers to evaluate the combined performance of Texas Instruments' transmit signal chain with the LMK04806B (formally National Semiconductor) low noise clock generator/jitter cleaner. For ease of use as a complete RF transmit (...)

使用指南: PDF
TI.com 無法提供
開發模組 (EVM) 的 GUI

ADS58C28SPIGUI-SW ADS42xxx SPI GUI

ADS58C28SPIGUI-SW is the installation package for ADS58C28_ADS42xx_GUI which is used to access or write internal registers of ADS58C28 through an on-board USB port.
支援產品和硬體

支援產品和硬體

開發模組 (EVM) 的 GUI

DATACONVERTERPRO-SW High Speed Data Converter Pro GUI Installer, v5.31

This high-speed data converter pro GUI is a PC (Windows® XP/7/10 compatible) program designed to aid in evaluation of most TI high-speed data converter [analog-to-digital converter (ADC) and digital-to-analog converter (DAC)] and analog front-end (AFE) platforms. Designed to support the entire (...)

支援產品和硬體

支援產品和硬體

支援軟體

SBAC120 TIGAR Support Files

支援產品和硬體

支援產品和硬體

模擬型號

ADS422x, ADS424x IBIS Model (Rev. B)

SBAM094B.ZIP (40 KB) - IBIS Model
計算工具

ANALOG-ENGINEER-CALC PC software analog engineer's calculator

The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)

支援產品和硬體

支援產品和硬體

設計工具

SBAC119 TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool)

支援產品和硬體

支援產品和硬體

配置圖

ADS42XX_58C28EVM DesignPkg (Rev. B)

SLAC459B.ZIP (6548 KB)
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一,涵蓋我們的類比和電源產品組合,以及特定類比行為模型,且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前,建立完整的終端設備設計和解決方案原型,進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中,您可以搜尋 TI (...)
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VQFN (RGC) 64 Ultra Librarian

訂購與品質

內含資訊:
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊:
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片